ソースを参照

Some pcb clean up

Per Mårtensson 4 年 前
コミット
06313a0e5c
3 ファイル変更200 行追加221 行削除
  1. 154 177
      max80.kicad_pcb
  2. 8 8
      max80.lib
  3. 38 36
      max80.sch

ファイルの差分が大きいため隠しています
+ 154 - 177
max80.kicad_pcb


+ 8 - 8
max80.lib

@@ -209,7 +209,7 @@ S -500 1250 500 -1150 0 1 0 N
 X VDD 1 -250 1450 200 D 50 39 1 1 W
 X IO_5 10 700 0 200 L 50 39 1 1 B
 X IO_6 11 700 100 200 L 50 39 1 1 B
-X VSSQ 12 0 -1350 200 U 50 39 1 1 W
+X VSSQ 12 100 -1350 200 U 50 39 1 1 W
 X IO_7 13 700 200 200 L 50 39 1 1 B
 X VDD 14 -150 1450 200 D 50 39 1 1 W
 X DQML 15 -700 -300 200 R 50 39 1 1 B
@@ -226,7 +226,7 @@ X A1 24 -700 -100 200 R 50 39 1 1 I
 X A2 25 -700 0 200 R 50 39 1 1 I
 X A3 26 -700 100 200 R 50 39 1 1 I
 X VDD 27 -350 1450 200 D 50 39 1 1 W
-X VSS 28 -100 -1350 200 U 50 39 1 1 W
+X VSS 28 0 -1350 200 U 50 39 1 1 W
 X A4 29 -700 200 200 R 50 39 1 1 I
 X VDDQ 3 -50 1450 200 D 50 39 1 1 W
 X A5 30 -700 300 200 R 50 39 1 1 I
@@ -241,24 +241,24 @@ X CLK 38 700 -800 200 L 50 39 1 1 B
 X DQMH 39 700 -900 200 L 50 39 1 1 B
 X IO_1 4 700 -400 200 L 50 39 1 1 B
 X NC 40 -450 -1350 200 U 50 39 1 1 P
-X VSS 41 -300 -1350 200 U 50 39 1 1 W
+X VSS 41 -200 -1350 200 U 50 39 1 1 W
 X IO8 42 700 300 200 L 50 39 1 1 B
 X VDDQ 43 250 1450 200 D 50 39 1 1 W
 X IO9 44 700 400 200 L 50 39 1 1 B
 X IO10 45 700 500 200 L 50 39 1 1 B
-X VSS 46 -200 -1350 200 U 50 39 1 1 W
-X VSSQ 46 200 -1350 200 U 50 39 1 1 W
+X VSS 46 -100 -1350 200 U 50 39 1 1 W
+X VSSQ 46 300 -1350 200 U 50 39 1 1 W
 X IO11 47 700 600 200 L 50 39 1 1 B
 X IO12 48 700 700 200 L 50 39 1 1 B
 X VDDQ 49 350 1450 200 D 50 39 1 1 W
 X IO_2 5 700 -300 200 L 50 39 1 1 B
 X IO13 50 700 800 200 L 50 39 1 1 B
 X IO14 51 700 900 200 L 50 39 1 1 B
-X VSSQ 52 300 -1350 200 U 50 39 1 1 W
+X VSSQ 52 400 -1350 200 U 50 39 1 1 W
 X IO15 53 700 1000 200 L 50 39 1 1 B
-X VSS 54 -400 -1350 200 U 50 39 1 1 W
+X VSS 54 -300 -1350 200 U 50 39 1 1 W
 X VDDQ 6 50 1450 200 D 50 39 1 1 W
-X VSSQ 6 100 -1350 200 U 50 39 1 1 W
+X VSSQ 6 200 -1350 200 U 50 39 1 1 W
 X IO_3 7 700 -200 200 L 50 39 1 1 B
 X IO_4 8 700 -100 200 L 50 39 1 1 B
 X VDDQ 9 150 1450 200 D 50 39 1 1 W

+ 38 - 36
max80.sch

@@ -150,7 +150,7 @@ L Oscillator:ASE-xxxMHz OSC1
 U 1 1 57BABF34
 P 14900 7350
 F 0 "OSC1" H 14700 7600 50  0000 C CNN
-F 1 "EPSON Q33310 48 MHz" H 15250 7600 50  0000 C CNN
+F 1 "EPSON Q33310 48 MHz" H 15450 7600 50  0000 C CNN
 F 2 "max80:Oscillator_SMD_Abracon_ASE-4Pin_3.2x2.5mm" V 14830 7350 50  0001 C CNN
 F 3 "" H 14900 7350 50  0000 C CNN
 F 4 "C32533" V 14900 7350 50  0001 C CNN "LCSC"
@@ -168,7 +168,7 @@ L Device:L L1
 U 1 1 57BAF86A
 P 5100 1350
 F 0 "L1" V 5200 1250 50  0000 C CNN
-F 1 "LxxH" V 5100 1200 50  0000 C CNN
+F 1 "LxxH" V 5050 1200 50  0000 C CNN
 F 2 "Inductor_SMD:L_0603_1608Metric" V 5030 1350 50  0001 C CNN
 F 3 "" H 5100 1350 50  0000 C CNN
 	1    5100 1350
@@ -1398,7 +1398,7 @@ Text GLabel 5850 5450 0    50   Input ~ 0
 CLK0n
 Text Label 2400 10200 2    50   ~ 0
 FPGA_USB_TXD
-Text Label 8250 8100 1    50   ~ 0
+Text Label 8250 7650 3    50   ~ 0
 FPGA_USB_TXD
 Text Label 5050 6050 2    50   ~ 0
 FPGA_USB_RXD
@@ -1795,8 +1795,6 @@ Wire Wire Line
 	7950 7050 7950 8100
 Wire Wire Line
 	8150 7050 8150 7650
-Wire Wire Line
-	8250 7050 8250 8100
 Wire Wire Line
 	8350 7050 8350 8100
 Wire Wire Line
@@ -1952,7 +1950,7 @@ $Comp
 L max80:MT48LC16M16A2P-6A U6
 U 1 1 604F9283
 P 14750 4900
-F 0 "U6" H 14150 6350 50  0000 C CNN
+F 0 "U6" H 14200 6200 50  0000 C CNN
 F 1 "MT48LC16M16A2P-6A" H 15550 6250 50  0000 C CNN
 F 2 "Package_SO:TSOP-II-54_22.2x10.16mm_P0.8mm" H 14000 5050 50  0001 C CNN
 F 3 "" H 14000 5050 50  0001 C CNN
@@ -1998,25 +1996,20 @@ Connection ~ 15000 3300
 $Comp
 L power:GND #PWR0124
 U 1 1 6069E0B6
-P 14650 6400
-F 0 "#PWR0124" H 14650 6150 50  0001 C CNN
-F 1 "GND" H 14655 6227 50  0000 C CNN
-F 2 "" H 14650 6400 50  0001 C CNN
-F 3 "" H 14650 6400 50  0001 C CNN
-	1    14650 6400
+P 14750 6400
+F 0 "#PWR0124" H 14750 6150 50  0001 C CNN
+F 1 "GND" H 14755 6227 50  0000 C CNN
+F 2 "" H 14750 6400 50  0001 C CNN
+F 3 "" H 14750 6400 50  0001 C CNN
+	1    14750 6400
 	1    0    0    -1  
 $EndComp
-Wire Wire Line
-	14350 6250 14350 6350
-Wire Wire Line
-	14350 6350 14450 6350
-Wire Wire Line
-	14650 6350 14650 6400
 Wire Wire Line
 	14450 6250 14450 6350
-Connection ~ 14450 6350
 Wire Wire Line
 	14450 6350 14550 6350
+Wire Wire Line
+	14750 6350 14750 6400
 Wire Wire Line
 	14550 6250 14550 6350
 Connection ~ 14550 6350
@@ -2025,25 +2018,30 @@ Wire Wire Line
 Wire Wire Line
 	14650 6250 14650 6350
 Connection ~ 14650 6350
-Wire Wire Line
-	14750 6350 14750 6250
 Wire Wire Line
 	14650 6350 14750 6350
 Wire Wire Line
-	14750 6350 14850 6350
+	14750 6250 14750 6350
+Connection ~ 14750 6350
 Wire Wire Line
 	14850 6350 14850 6250
-Connection ~ 14750 6350
 Wire Wire Line
-	14950 6350 14950 6250
+	14750 6350 14850 6350
 Wire Wire Line
 	14850 6350 14950 6350
-Connection ~ 14850 6350
 Wire Wire Line
-	14950 6350 15050 6350
+	14950 6350 14950 6250
+Connection ~ 14850 6350
 Wire Wire Line
 	15050 6350 15050 6250
+Wire Wire Line
+	14950 6350 15050 6350
 Connection ~ 14950 6350
+Wire Wire Line
+	15050 6350 15150 6350
+Wire Wire Line
+	15150 6350 15150 6250
+Connection ~ 15050 6350
 Text Label 8350 8100 1    50   ~ 0
 DQMH
 Text Label 5050 6150 2    50   ~ 0
@@ -2274,10 +2272,22 @@ Text Label 6850 1950 1    50   ~ 0
 FPGA_USB_DTR
 Wire Wire Line
 	7250 1950 7250 2350
+Text Label 2400 10300 2    50   ~ 0
+FPGA_USB_RXD
+Text Label 2400 10400 2    50   ~ 0
+FPGA_USB_CTS
+Text Label 2400 10500 2    50   ~ 0
+FPGA_USB_RTS
+Text Label 2400 10600 2    50   ~ 0
+FPGA_USB_DTR
+NoConn ~ 14300 6250
+NoConn ~ 14300 6450
+Wire Wire Line
+	8250 7050 8250 7650
 Wire Bus Line
-	4900 6200 4900 8200
+	8550 1350 8750 1350
 Wire Bus Line
-	8250 1350 8750 1350
+	4900 6200 4900 8200
 Wire Bus Line
 	8850 1350 9950 1350
 Wire Bus Line
@@ -2288,12 +2298,4 @@ Wire Bus Line
 	13800 2900 13800 5700
 Wire Bus Line
 	11650 2950 11650 8200
-Text Label 2400 10300 2    50   ~ 0
-FPGA_USB_RXD
-Text Label 2400 10400 2    50   ~ 0
-FPGA_USB_CTS
-Text Label 2400 10500 2    50   ~ 0
-FPGA_USB_RTS
-Text Label 2400 10600 2    50   ~ 0
-FPGA_USB_DTR
 $EndSCHEMATC

この差分においてかなりの量のファイルが変更されているため、一部のファイルを表示していません