fpga: switch RxD and TxD back for reworked boards

fpga/max80.pins

@@ -120,7 +120,7 @@ m15	clock_48
 # j13	N/C
 
 # Bank 6
-# e16	tty_rxd		# not working, output but input only pin
+e16	tty_txd		# BOARD REWORK!!!
 e15	rtc_32khz
 # h14	CONF_DONE
 # h13	MSEL[0]
@@ -128,7 +128,7 @@ e15	rtc_32khz
 # g12	MSEL[2]
 g16	sd_cmd
 g15	sd_clk
-f13	tty_txd
+f13	tty_rxd		# BOARD REWORK!!!
 f16	sd_dat[3]
 f15	sd_dat[0]
 b16	rtc_int_n

fpga/output_files/max80.map

@@ -10,7 +10,7 @@ Quad-Serial configuration device dummy clock cycle: 8
 
 Notes:
 
-- Data checksum for this conversion is 0xF77B4515
+- Data checksum for this conversion is 0xF77977EA
 
 - All the addresses in this file are byte addresses
 

fpga/output_files/max80.pin

@@ -148,7 +148,7 @@ GNDA2                        : E12       : gnd    :                   :
 GND                          : E13       : gnd    :                   :         :           :                
 VCCIO6                       : E14       : power  :                   : 3.3V    : 6         :                
 rtc_32khz                    : E15       : input  : 3.3-V LVTTL       :         : 6         : Y              
-GND+                         : E16       :        :                   :         : 6         :                
+tty_txd                      : E16       : input  : 3.3-V LVTTL       :         : 6         : Y              
 abc_a[7]                     : F1        : input  : 3.3-V LVTTL       :         : 1         : Y              
 abc_cs_n                     : F2        : input  : 3.3-V LVTTL       :         : 1         : Y              
 abc_a[5]                     : F3        : input  : 3.3-V LVTTL       :         : 1         : Y              
@@ -161,7 +161,7 @@ sr_we_n                      : F9        : output : 3.3-V LVTTL       :
 GND                          : F10       : gnd    :                   :         :           :                
 VCCINT                       : F11       : power  :                   : 1.2V    :           :                
 VCCA2                        : F12       : power  :                   : 2.5V    :           :                
-tty_txd                      : F13       : input  : 3.3-V LVTTL       :         : 6         : Y              
+tty_rxd                      : F13       : output : 3.3-V LVTTL       :         : 6         : Y              
 sd_dat[2]                    : F14       : bidir  : 3.3-V LVTTL       :         : 6         : Y              
 sd_dat[0]                    : F15       : bidir  : 3.3-V LVTTL       :         : 6         : Y              
 sd_dat[3]                    : F16       : bidir  : 3.3-V LVTTL       :         : 6         : Y              
@@ -222,7 +222,7 @@ GND*                         : K6        :        :                   :
 VCCINT                       : K7        : power  :                   : 1.2V    :           :                
 GND                          : K8        : gnd    :                   :         :           :                
 GND*                         : K9        :        :                   :         : 4         :                
-tty_rxd                      : K10       : output : 3.3-V LVTTL       :         : 4         : N              
+GND*                         : K10       :        :                   :         : 4         :                
 VCCINT                       : K11       : power  :                   : 1.2V    :           :                
 GND*                         : K12       :        :                   :         : 5         :                
 GND                          : K13       : gnd    :                   :         :           :