Change core clock to 168 MHz and video clock to 48 MHz

CHange the core clock to 168 MHz (48*7/2) to be synchronous with
SDRAM. Change the video clock to 48 MHz; this corresponds to a
pixel-doubled 512/640x480 @ 50 Hz, and pixel doubling is explicitly
permitted in the HDMI spec (required for pixel clocks < 25.175 MHz) so
it "should work". If it doesn't, it might be that outputting 24 MHz
might be better.

ip/hdmitx.v

@@ -14,11 +14,11 @@
 // ************************************************************
 // THIS IS A WIZARD-GENERATED FILE. DO NOT EDIT THIS FILE!
 //
-// 18.1.1 Build 646 04/11/2019 SJ Lite Edition
+// 20.1.1 Build 720 11/11/2020 SJ Lite Edition
 // ************************************************************
 
 
-//Copyright (C) 2019  Intel Corporation. All rights reserved.
+//Copyright (C) 2020  Intel Corporation. All rights reserved.
 //Your use of Intel Corporation's design tools, logic functions 
 //and other software and tools, and any partner logic 
 //functions, and any output files from any of the foregoing 
@@ -41,6 +41,7 @@ module hdmitx (
 	pll_areset,
 	tx_in,
 	tx_inclock,
+	tx_coreclock,
 	tx_locked,
 	tx_out,
 	tx_outclock);
@@ -48,42 +49,45 @@ module hdmitx (
 	input	  pll_areset;
 	input	[29:0]  tx_in;
 	input	  tx_inclock;
+	output	  tx_coreclock;
 	output	  tx_locked;
 	output	[2:0]  tx_out;
 	output	  tx_outclock;
 
 	wire  sub_wire0;
-	wire [2:0] sub_wire1;
-	wire  sub_wire2;
-	wire  tx_locked = sub_wire0;
-	wire [2:0] tx_out = sub_wire1[2:0];
-	wire  tx_outclock = sub_wire2;
+	wire  sub_wire1;
+	wire [2:0] sub_wire2;
+	wire  sub_wire3;
+	wire  tx_coreclock = sub_wire0;
+	wire  tx_locked = sub_wire1;
+	wire [2:0] tx_out = sub_wire2[2:0];
+	wire  tx_outclock = sub_wire3;
 
 	altlvds_tx	ALTLVDS_TX_component (
 				.pll_areset (pll_areset),
 				.tx_in (tx_in),
 				.tx_inclock (tx_inclock),
-				.tx_locked (sub_wire0),
-				.tx_out (sub_wire1),
-				.tx_outclock (sub_wire2),
+				.tx_coreclock (sub_wire0),
+				.tx_locked (sub_wire1),
+				.tx_out (sub_wire2),
+				.tx_outclock (sub_wire3),
 				.sync_inclock (1'b0),
-				.tx_coreclock (),
 				.tx_data_reset (1'b0),
 				.tx_enable (1'b1),
 				.tx_pll_enable (1'b1),
 				.tx_syncclock (1'b0));
 	defparam
 		ALTLVDS_TX_component.center_align_msb = "UNUSED",
-		ALTLVDS_TX_component.common_rx_tx_pll = "OFF",
+		ALTLVDS_TX_component.common_rx_tx_pll = "ON",
 		ALTLVDS_TX_component.coreclock_divide_by = 2,
-		ALTLVDS_TX_component.data_rate = "360.0 Mbps",
+		ALTLVDS_TX_component.data_rate = "480.0 Mbps",
 		ALTLVDS_TX_component.deserialization_factor = 10,
 		ALTLVDS_TX_component.differential_drive = 0,
 		ALTLVDS_TX_component.enable_clock_pin_mode = "UNUSED",
 		ALTLVDS_TX_component.implement_in_les = "ON",
 		ALTLVDS_TX_component.inclock_boost = 0,
 		ALTLVDS_TX_component.inclock_data_alignment = "EDGE_ALIGNED",
-		ALTLVDS_TX_component.inclock_period = 27778,
+		ALTLVDS_TX_component.inclock_period = 20833,
 		ALTLVDS_TX_component.inclock_phase_shift = 0,
 		ALTLVDS_TX_component.intended_device_family = "Cyclone IV E",
 		ALTLVDS_TX_component.lpm_hint = "CBX_MODULE_PREFIX=hdmitx",
@@ -96,7 +100,7 @@ module hdmitx (
 		ALTLVDS_TX_component.outclock_multiply_by = 2,
 		ALTLVDS_TX_component.outclock_phase_shift = 0,
 		ALTLVDS_TX_component.outclock_resource = "AUTO",
-		ALTLVDS_TX_component.output_data_rate = 360,
+		ALTLVDS_TX_component.output_data_rate = 480,
 		ALTLVDS_TX_component.pll_compensation_mode = "AUTO",
 		ALTLVDS_TX_component.pll_self_reset_on_loss_lock = "ON",
 		ALTLVDS_TX_component.preemphasis_setting = 0,
@@ -116,18 +120,18 @@ endmodule
 // Retrieval info: LIBRARY: altera_mf altera_mf.altera_mf_components.all
 // Retrieval info: PRIVATE: CNX_CLOCK_CHOICES STRING "tx_coreclock"
 // Retrieval info: PRIVATE: CNX_CLOCK_MODE NUMERIC "0"
-// Retrieval info: PRIVATE: CNX_COMMON_PLL NUMERIC "0"
-// Retrieval info: PRIVATE: CNX_DATA_RATE STRING "360.0"
+// Retrieval info: PRIVATE: CNX_COMMON_PLL NUMERIC "1"
+// Retrieval info: PRIVATE: CNX_DATA_RATE STRING "480.0"
 // Retrieval info: PRIVATE: CNX_DESER_FACTOR NUMERIC "10"
 // Retrieval info: PRIVATE: CNX_EXT_PLL STRING "OFF"
 // Retrieval info: PRIVATE: CNX_LE_SERDES STRING "ON"
 // Retrieval info: PRIVATE: CNX_NUM_CHANNEL NUMERIC "3"
 // Retrieval info: PRIVATE: CNX_OUTCLOCK_DIVIDE_BY NUMERIC "10"
 // Retrieval info: PRIVATE: CNX_PLL_ARESET NUMERIC "1"
-// Retrieval info: PRIVATE: CNX_PLL_FREQ STRING "36.00"
-// Retrieval info: PRIVATE: CNX_PLL_PERIOD STRING "27.778"
+// Retrieval info: PRIVATE: CNX_PLL_FREQ STRING "48.00"
+// Retrieval info: PRIVATE: CNX_PLL_PERIOD STRING "20.833"
 // Retrieval info: PRIVATE: CNX_REG_INOUT NUMERIC "1"
-// Retrieval info: PRIVATE: CNX_TX_CORECLOCK STRING "OFF"
+// Retrieval info: PRIVATE: CNX_TX_CORECLOCK STRING "ON"
 // Retrieval info: PRIVATE: CNX_TX_LOCKED STRING "ON"
 // Retrieval info: PRIVATE: CNX_TX_OUTCLOCK STRING "ON"
 // Retrieval info: PRIVATE: CNX_USE_CLOCK_RESC STRING "Auto selection"
@@ -138,17 +142,17 @@ endmodule
 // Retrieval info: PRIVATE: pINCLOCK_PHASE_SHIFT STRING "0.00"
 // Retrieval info: PRIVATE: pOUTCLOCK_PHASE_SHIFT STRING "0.00"
 // Retrieval info: CONSTANT: CENTER_ALIGN_MSB STRING "UNUSED"
-// Retrieval info: CONSTANT: COMMON_RX_TX_PLL STRING "OFF"
+// Retrieval info: CONSTANT: COMMON_RX_TX_PLL STRING "ON"
 // Retrieval info: CONSTANT: CORECLOCK_DIVIDE_BY NUMERIC "2"
 // Retrieval info: CONSTANT: clk_src_is_pll STRING "off"
-// Retrieval info: CONSTANT: DATA_RATE STRING "360.0 Mbps"
+// Retrieval info: CONSTANT: DATA_RATE STRING "480.0 Mbps"
 // Retrieval info: CONSTANT: DESERIALIZATION_FACTOR NUMERIC "10"
 // Retrieval info: CONSTANT: DIFFERENTIAL_DRIVE NUMERIC "0"
 // Retrieval info: CONSTANT: ENABLE_CLOCK_PIN_MODE STRING "UNUSED"
 // Retrieval info: CONSTANT: IMPLEMENT_IN_LES STRING "ON"
 // Retrieval info: CONSTANT: INCLOCK_BOOST NUMERIC "0"
 // Retrieval info: CONSTANT: INCLOCK_DATA_ALIGNMENT STRING "EDGE_ALIGNED"
-// Retrieval info: CONSTANT: INCLOCK_PERIOD NUMERIC "27778"
+// Retrieval info: CONSTANT: INCLOCK_PERIOD NUMERIC "20833"
 // Retrieval info: CONSTANT: INCLOCK_PHASE_SHIFT NUMERIC "0"
 // Retrieval info: CONSTANT: INTENDED_DEVICE_FAMILY STRING "Cyclone IV E"
 // Retrieval info: CONSTANT: LPM_HINT STRING "UNUSED"
@@ -161,7 +165,7 @@ endmodule
 // Retrieval info: CONSTANT: OUTCLOCK_MULTIPLY_BY NUMERIC "2"
 // Retrieval info: CONSTANT: OUTCLOCK_PHASE_SHIFT NUMERIC "0"
 // Retrieval info: CONSTANT: OUTCLOCK_RESOURCE STRING "AUTO"
-// Retrieval info: CONSTANT: OUTPUT_DATA_RATE NUMERIC "360"
+// Retrieval info: CONSTANT: OUTPUT_DATA_RATE NUMERIC "480"
 // Retrieval info: CONSTANT: PLL_COMPENSATION_MODE STRING "AUTO"
 // Retrieval info: CONSTANT: PLL_SELF_RESET_ON_LOSS_LOCK STRING "ON"
 // Retrieval info: CONSTANT: PREEMPHASIS_SETTING NUMERIC "0"
@@ -172,6 +176,8 @@ endmodule
 // Retrieval info: CONSTANT: VOD_SETTING NUMERIC "0"
 // Retrieval info: USED_PORT: pll_areset 0 0 0 0 INPUT NODEFVAL "pll_areset"
 // Retrieval info: CONNECT: @pll_areset 0 0 0 0 pll_areset 0 0 0 0
+// Retrieval info: USED_PORT: tx_coreclock 0 0 0 0 OUTPUT NODEFVAL "tx_coreclock"
+// Retrieval info: CONNECT: tx_coreclock 0 0 0 0 @tx_coreclock 0 0 0 0
 // Retrieval info: USED_PORT: tx_in 0 0 30 0 INPUT NODEFVAL "tx_in[29..0]"
 // Retrieval info: CONNECT: @tx_in 0 0 30 0 tx_in 0 0 30 0
 // Retrieval info: USED_PORT: tx_inclock 0 0 0 0 INPUT NODEFVAL "tx_inclock"

ip/pll.v

@@ -126,18 +126,18 @@ module pll (
 				.vcooverrange (),
 				.vcounderrange ());
 	defparam
-		altpll_component.bandwidth_type = "HIGH",
+		altpll_component.bandwidth_type = "AUTO",
 		altpll_component.clk0_divide_by = 2,
 		altpll_component.clk0_duty_cycle = 50,
 		altpll_component.clk0_multiply_by = 7,
 		altpll_component.clk0_phase_shift = "0",
-		altpll_component.clk1_divide_by = 1,
+		altpll_component.clk1_divide_by = 2,
 		altpll_component.clk1_duty_cycle = 50,
-		altpll_component.clk1_multiply_by = 2,
+		altpll_component.clk1_multiply_by = 7,
 		altpll_component.clk1_phase_shift = "0",
-		altpll_component.clk2_divide_by = 9,
+		altpll_component.clk2_divide_by = 1,
 		altpll_component.clk2_duty_cycle = 50,
-		altpll_component.clk2_multiply_by = 7,
+		altpll_component.clk2_multiply_by = 1,
 		altpll_component.clk2_phase_shift = "0",
 		altpll_component.compensate_clock = "CLK0",
 		altpll_component.inclk0_input_frequency = 20833,
@@ -188,6 +188,8 @@ module pll (
 		altpll_component.port_extclk2 = "PORT_UNUSED",
 		altpll_component.port_extclk3 = "PORT_UNUSED",
 		altpll_component.self_reset_on_loss_lock = "ON",
+		altpll_component.vco_frequency_control = "MANUAL_PHASE",
+		altpll_component.vco_phase_shift_step = 1,
 		altpll_component.width_clock = 5,
 		altpll_component.width_phasecounterselect = 3;
 
@@ -202,8 +204,8 @@ endmodule
 // Retrieval info: PRIVATE: BANDWIDTH_FEATURE_ENABLED STRING "1"
 // Retrieval info: PRIVATE: BANDWIDTH_FREQ_UNIT STRING "MHz"
 // Retrieval info: PRIVATE: BANDWIDTH_PRESET STRING "High"
-// Retrieval info: PRIVATE: BANDWIDTH_USE_AUTO STRING "0"
-// Retrieval info: PRIVATE: BANDWIDTH_USE_PRESET STRING "1"
+// Retrieval info: PRIVATE: BANDWIDTH_USE_AUTO STRING "1"
+// Retrieval info: PRIVATE: BANDWIDTH_USE_PRESET STRING "0"
 // Retrieval info: PRIVATE: CLKBAD_SWITCHOVER_CHECK STRING "0"
 // Retrieval info: PRIVATE: CLKLOSS_CHECK STRING "0"
 // Retrieval info: PRIVATE: CLKSWITCH_CHECK STRING "0"
@@ -214,14 +216,14 @@ endmodule
 // Retrieval info: PRIVATE: CUR_FBIN_CLK STRING "c0"
 // Retrieval info: PRIVATE: DEVICE_SPEED_GRADE STRING "Any"
 // Retrieval info: PRIVATE: DIV_FACTOR0 NUMERIC "2"
-// Retrieval info: PRIVATE: DIV_FACTOR1 NUMERIC "1"
-// Retrieval info: PRIVATE: DIV_FACTOR2 NUMERIC "18"
+// Retrieval info: PRIVATE: DIV_FACTOR1 NUMERIC "2"
+// Retrieval info: PRIVATE: DIV_FACTOR2 NUMERIC "1"
 // Retrieval info: PRIVATE: DUTY_CYCLE0 STRING "50.00000000"
 // Retrieval info: PRIVATE: DUTY_CYCLE1 STRING "50.00000000"
 // Retrieval info: PRIVATE: DUTY_CYCLE2 STRING "50.00000000"
 // Retrieval info: PRIVATE: EFF_OUTPUT_FREQ_VALUE0 STRING "168.000000"
-// Retrieval info: PRIVATE: EFF_OUTPUT_FREQ_VALUE1 STRING "96.000000"
-// Retrieval info: PRIVATE: EFF_OUTPUT_FREQ_VALUE2 STRING "37.333332"
+// Retrieval info: PRIVATE: EFF_OUTPUT_FREQ_VALUE1 STRING "168.000000"
+// Retrieval info: PRIVATE: EFF_OUTPUT_FREQ_VALUE2 STRING "48.000000"
 // Retrieval info: PRIVATE: EXPLICIT_SWITCHOVER_COUNTER STRING "0"
 // Retrieval info: PRIVATE: EXT_FEEDBACK_RADIO STRING "0"
 // Retrieval info: PRIVATE: GLOCKED_COUNTER_EDIT_CHANGED STRING "1"
@@ -244,17 +246,19 @@ endmodule
 // Retrieval info: PRIVATE: LVDS_PHASE_SHIFT_UNIT0 STRING "deg"
 // Retrieval info: PRIVATE: LVDS_PHASE_SHIFT_UNIT1 STRING "deg"
 // Retrieval info: PRIVATE: LVDS_PHASE_SHIFT_UNIT2 STRING "ps"
+// Retrieval info: PRIVATE: MANUAL_PHASE_SHIFT_STEP_EDIT STRING "1.00000000"
+// Retrieval info: PRIVATE: MANUAL_PHASE_SHIFT_STEP_UNIT STRING "ps"
 // Retrieval info: PRIVATE: MIG_DEVICE_SPEED_GRADE STRING "Any"
 // Retrieval info: PRIVATE: MIRROR_CLK0 STRING "0"
 // Retrieval info: PRIVATE: MIRROR_CLK1 STRING "0"
 // Retrieval info: PRIVATE: MIRROR_CLK2 STRING "0"
 // Retrieval info: PRIVATE: MULT_FACTOR0 NUMERIC "7"
-// Retrieval info: PRIVATE: MULT_FACTOR1 NUMERIC "2"
-// Retrieval info: PRIVATE: MULT_FACTOR2 NUMERIC "14"
+// Retrieval info: PRIVATE: MULT_FACTOR1 NUMERIC "7"
+// Retrieval info: PRIVATE: MULT_FACTOR2 NUMERIC "1"
 // Retrieval info: PRIVATE: NORMAL_MODE_RADIO STRING "1"
-// Retrieval info: PRIVATE: OUTPUT_FREQ0 STRING "96.00000000"
-// Retrieval info: PRIVATE: OUTPUT_FREQ1 STRING "96.00000000"
-// Retrieval info: PRIVATE: OUTPUT_FREQ2 STRING "36.00000000"
+// Retrieval info: PRIVATE: OUTPUT_FREQ0 STRING "168.00000000"
+// Retrieval info: PRIVATE: OUTPUT_FREQ1 STRING "168.00000000"
+// Retrieval info: PRIVATE: OUTPUT_FREQ2 STRING "48.00000000"
 // Retrieval info: PRIVATE: OUTPUT_FREQ_MODE0 STRING "0"
 // Retrieval info: PRIVATE: OUTPUT_FREQ_MODE1 STRING "0"
 // Retrieval info: PRIVATE: OUTPUT_FREQ_MODE2 STRING "0"
@@ -266,7 +270,7 @@ endmodule
 // Retrieval info: PRIVATE: PHASE_SHIFT0 STRING "0.00000000"
 // Retrieval info: PRIVATE: PHASE_SHIFT1 STRING "0.00000000"
 // Retrieval info: PRIVATE: PHASE_SHIFT2 STRING "0.00000000"
-// Retrieval info: PRIVATE: PHASE_SHIFT_STEP_ENABLED_CHECK STRING "0"
+// Retrieval info: PRIVATE: PHASE_SHIFT_STEP_ENABLED_CHECK STRING "1"
 // Retrieval info: PRIVATE: PHASE_SHIFT_UNIT0 STRING "deg"
 // Retrieval info: PRIVATE: PHASE_SHIFT_UNIT1 STRING "deg"
 // Retrieval info: PRIVATE: PHASE_SHIFT_UNIT2 STRING "ps"
@@ -306,18 +310,18 @@ endmodule
 // Retrieval info: PRIVATE: USE_MIL_SPEED_GRADE NUMERIC "0"
 // Retrieval info: PRIVATE: ZERO_DELAY_RADIO STRING "0"
 // Retrieval info: LIBRARY: altera_mf altera_mf.altera_mf_components.all
-// Retrieval info: CONSTANT: BANDWIDTH_TYPE STRING "HIGH"
+// Retrieval info: CONSTANT: BANDWIDTH_TYPE STRING "AUTO"
 // Retrieval info: CONSTANT: CLK0_DIVIDE_BY NUMERIC "2"
 // Retrieval info: CONSTANT: CLK0_DUTY_CYCLE NUMERIC "50"
 // Retrieval info: CONSTANT: CLK0_MULTIPLY_BY NUMERIC "7"
 // Retrieval info: CONSTANT: CLK0_PHASE_SHIFT STRING "0"
-// Retrieval info: CONSTANT: CLK1_DIVIDE_BY NUMERIC "1"
+// Retrieval info: CONSTANT: CLK1_DIVIDE_BY NUMERIC "2"
 // Retrieval info: CONSTANT: CLK1_DUTY_CYCLE NUMERIC "50"
-// Retrieval info: CONSTANT: CLK1_MULTIPLY_BY NUMERIC "2"
+// Retrieval info: CONSTANT: CLK1_MULTIPLY_BY NUMERIC "7"
 // Retrieval info: CONSTANT: CLK1_PHASE_SHIFT STRING "0"
-// Retrieval info: CONSTANT: CLK2_DIVIDE_BY NUMERIC "9"
+// Retrieval info: CONSTANT: CLK2_DIVIDE_BY NUMERIC "1"
 // Retrieval info: CONSTANT: CLK2_DUTY_CYCLE NUMERIC "50"
-// Retrieval info: CONSTANT: CLK2_MULTIPLY_BY NUMERIC "7"
+// Retrieval info: CONSTANT: CLK2_MULTIPLY_BY NUMERIC "1"
 // Retrieval info: CONSTANT: CLK2_PHASE_SHIFT STRING "0"
 // Retrieval info: CONSTANT: COMPENSATE_CLOCK STRING "CLK0"
 // Retrieval info: CONSTANT: INCLK0_INPUT_FREQUENCY NUMERIC "20833"
@@ -367,6 +371,8 @@ endmodule
 // Retrieval info: CONSTANT: PORT_extclk2 STRING "PORT_UNUSED"
 // Retrieval info: CONSTANT: PORT_extclk3 STRING "PORT_UNUSED"
 // Retrieval info: CONSTANT: SELF_RESET_ON_LOSS_LOCK STRING "ON"
+// Retrieval info: CONSTANT: VCO_FREQUENCY_CONTROL STRING "MANUAL_PHASE"
+// Retrieval info: CONSTANT: VCO_PHASE_SHIFT_STEP NUMERIC "1"
 // Retrieval info: CONSTANT: WIDTH_CLOCK NUMERIC "5"
 // Retrieval info: CONSTANT: WIDTH_PHASECOUNTERSELECT NUMERIC "3"
 // Retrieval info: USED_PORT: @clk 0 0 5 0 OUTPUT_CLK_EXT VCC "@clk[4..0]"

max80.sv

@@ -120,18 +120,19 @@ module max80 (
    // PLL and reset
    parameter reset_pow2 = 12; // Assert internal reset for 4096 cycles after PLL lock
    reg [reset_pow2-1:0]     rst_ctr = 1'b0;
-   reg			    rst_n   = 1'b0;   // Internal reset
-   wire			    pll_locked;
+   reg			    rst_n   = 1'b0;	// Internal reset
+   wire [1:0]		    pll_locked;
    wire			    sdram_clk;
-   wire			    clk; // System clock
-   wire			    vid_clk;
+   wire			    clk;		// System clock
+   wire			    vid_clk;		// Video pixel clock
+   wire			    vid_hdmiclk;	// D:o in the HDMI clock domain
 
    pll pll (
 	    .areset ( 1'b0 ),
 	    .inclk0 ( clock_48 ),
-	    .c0 ( sdram_clk ),	// SDRAM clock  (168 MHz)
-	    .c1 ( clk ),	// System clock (96 MHz)
-	    .c2 ( vid_clk ),	// Video pixel clock
+	    .c0 ( sdram_clk ),		// SDRAM clock  (168 MHz)
+	    .c1 ( clk ),		// System clock (168 MHz)
+	    .c2 ( vid_clk ),		// Video pixel clock (48 MHz)
 	    .locked ( pll_locked ),
 	    .phasestep ( 1'b0 ),
 	    .phasecounterselect ( 3'b0 ),
@@ -140,8 +141,10 @@ module max80 (
 	    .phasedone ( )
 	    );
 
-   always @(negedge pll_locked or posedge clk)
-     if (~pll_locked)
+   wire all_plls_locked = &pll_locked;
+
+   always @(negedge all_plls_locked or posedge clk)
+     if (~&all_plls_locked)
        begin
 	  rst_ctr <= 1'b0;
 	  rst_n   <= 1'b0;
@@ -164,6 +167,14 @@ module max80 (
 
    // Unused device stubs - remove when used
 
+   // Reset in the video clock domain
+   reg vid_rst_n;
+   always @(negedge all_plls_locked or posedge vid_clk)
+     if (~all_plls_locked)
+       vid_rst_n <= 1'b0;
+     else
+       vid_rst_n <= rst_n;
+
    // HDMI - generate random data to give Quartus something to do
    reg [23:0] dummydata = 30'hc8_fb87;
 
@@ -183,7 +194,7 @@ module max80 (
       for (i = 0; i < 3; i = i + 1)
 	begin : hdmitmds
 	   tmdsenc enc (
-		    .rst_n ( rst_n ),
+		    .rst_n ( vid_rst_n ),
 		    .clk ( vid_clk ),
 		    .den ( 1'b1 ),
 		    .d ( hdmi_data[i] ),
@@ -211,10 +222,11 @@ module max80 (
       );
 
    hdmitx hdmitx (
-		  .pll_areset ( 1'b0 ),
+		  .pll_areset ( ~pll_locked[0] ),
 		  .tx_in ( hdmi_to_tx ),
 		  .tx_inclock ( vid_clk ),
-		  .tx_locked ( ),
+		  .tx_coreclock ( vid_hdmiclk ), // Pixel clock in HDMI domain
+		  .tx_locked ( pll_locked[1] ),
 		  .tx_out ( hdmi_d ),
 		  .tx_outclock ( hdmi_clk )
 		  );

output_files/max80.map

@@ -10,7 +10,7 @@ Quad-Serial configuration device dummy clock cycle: 8
 
 Notes:
 
-- Data checksum for this conversion is 0xF764B3D0
+- Data checksum for this conversion is 0xF764C2C9
 
 - All the addresses in this file are byte addresses
 

output_files/max80.pin

@@ -70,117 +70,117 @@ CHIP  "max80"  ASSIGNED TO AN: EP4CE15F17C8
 Pin Name/Usage               : Location  : Dir.   : I/O Standard      : Voltage : I/O Bank  : User Assignment
 -------------------------------------------------------------------------------------------------------------
 VCCIO8                       : A1        : power  :                   : 3.3V    : 8         :                
-exth_hc                      : A2        : input  : 3.3-V LVTTL       :         : 8         : N              
-sd_dat[0]                    : A3        : bidir  : 3.3-V LVTTL       :         : 8         : N              
-sd_dat[3]                    : A4        : bidir  : 3.3-V LVTTL       :         : 8         : N              
-tty_txd                      : A5        : input  : 3.3-V LVTTL       :         : 8         : N              
-GND*                         : A6        :        :                   :         : 8         :                
-esp_int                      : A7        : bidir  : 3.3-V LVTTL       :         : 8         : N              
+sd_dat[1]                    : A2        : bidir  : 3.3-V LVTTL       :         : 8         : N              
+sd_cmd                       : A3        : output : 3.3-V LVTTL       :         : 8         : N              
+flash_cs_n                   : A4        : output : 3.3-V LVTTL       :         : 8         : N              
+tty_cts                      : A5        : output : 3.3-V LVTTL       :         : 8         : N              
+sr_a[11]                     : A6        : output : 3.3-V LVTTL       :         : 8         : N              
+abc_a[1]                     : A7        : input  : 3.3-V LVTTL       :         : 8         : N              
 GND+                         : A8        :        :                   :         : 8         :                
 GND+                         : A9        :        :                   :         : 7         :                
-abc_xm_x                     : A10       : output : 3.3-V LVTTL       :         : 7         : N              
-sr_clk                       : A11       : output : 3.3-V LVTTL       :         : 7         : N              
-led[1]                       : A12       : output : 3.3-V LVTTL       :         : 7         : N              
-led[3]                       : A13       : output : 3.3-V LVTTL       :         : 7         : N              
-i2c_sda                      : A14       : bidir  : 3.3-V LVTTL       :         : 7         : N              
-led[2]                       : A15       : output : 3.3-V LVTTL       :         : 7         : N              
+gpio[1]                      : A10       : bidir  : 3.3-V LVTTL       :         : 7         : N              
+flash_mosi                   : A11       : output : 3.3-V LVTTL       :         : 7         : N              
+abc_a[4]                     : A12       : input  : 3.3-V LVTTL       :         : 7         : N              
+sr_a[9]                      : A13       : output : 3.3-V LVTTL       :         : 7         : N              
+GND*                         : A14       :        :                   :         : 7         :                
+abc_inp_n[1]                 : A15       : input  : 3.3-V LVTTL       :         : 7         : N              
 VCCIO7                       : A16       : power  :                   : 3.3V    : 7         :                
-sr_a[9]                      : B1        : output : 3.3-V LVTTL       :         : 1         : N              
+abc_out_n[2]                 : B1        : input  : 3.3-V LVTTL       :         : 1         : N              
 GND                          : B2        : gnd    :                   :         :           :                
-abc_nmi_x                    : B3        : output : 3.3-V LVTTL       :         : 8         : N              
-spi_miso                     : B4        : bidir  : 3.3-V LVTTL       :         : 8         : N              
-esp_io0                      : B5        : bidir  : 3.3-V LVTTL       :         : 8         : N              
-hdmi_sda                     : B6        : bidir  : 3.3-V LVTTL       :         : 8         : N              
-gpio[1]                      : B7        : bidir  : 3.3-V LVTTL       :         : 8         : N              
+abc_inp_n[0]                 : B3        : input  : 3.3-V LVTTL       :         : 8         : N              
+abc_a_oe                     : B4        : output : 3.3-V LVTTL       :         : 8         : N              
+tty_txd                      : B5        : input  : 3.3-V LVTTL       :         : 8         : N              
+tty_rts                      : B6        : input  : 3.3-V LVTTL       :         : 8         : N              
+abc_a[2]                     : B7        : input  : 3.3-V LVTTL       :         : 8         : N              
 GND+                         : B8        :        :                   :         : 8         :                
 GND+                         : B9        :        :                   :         : 7         :                
 spi_clk                      : B10       : bidir  : 3.3-V LVTTL       :         : 7         : N              
-sd_clk                       : B11       : output : 3.3-V LVTTL       :         : 7         : N              
-abc_a[12]                    : B12       : input  : 3.3-V LVTTL       :         : 7         : N              
-abc_a[10]                    : B13       : input  : 3.3-V LVTTL       :         : 7         : N              
-gpio[4]                      : B14       : bidir  : 3.3-V LVTTL       :         : 7         : N              
+exth_ha                      : B11       : bidir  : 3.3-V LVTTL       :         : 7         : N              
+exth_hb                      : B12       : bidir  : 3.3-V LVTTL       :         : 7         : N              
+abc_xm_x                     : B13       : output : 3.3-V LVTTL       :         : 7         : N              
+hdmi_sda                     : B14       : bidir  : 3.3-V LVTTL       :         : 7         : N              
 GND                          : B15       : gnd    :                   :         :           :                
-abc_inp_n[1]                 : B16       : input  : 3.3-V LVTTL       :         : 6         : N              
+exth_hd                      : B16       : bidir  : 3.3-V LVTTL       :         : 6         : N              
 flash_clk                    : C1        : output : 3.3-V LVTTL       :         : 1         : N              
-tty_cts                      : C2        : output : 3.3-V LVTTL       :         : 1         : N              
-tty_rts                      : C3        : input  : 3.3-V LVTTL       :         : 8         : N              
+abc_out_n[3]                 : C2        : input  : 3.3-V LVTTL       :         : 1         : N              
+sd_dat[2]                    : C3        : bidir  : 3.3-V LVTTL       :         : 8         : N              
 VCCIO8                       : C4        : power  :                   : 3.3V    : 8         :                
 GND                          : C5        : gnd    :                   :         :           :                
-flash_miso                   : C6        : input  : 3.3-V LVTTL       :         : 8         : N              
+sd_dat[3]                    : C6        : bidir  : 3.3-V LVTTL       :         : 8         : N              
 VCCIO8                       : C7        : power  :                   : 3.3V    : 8         :                
-spi_mosi                     : C8        : bidir  : 3.3-V LVTTL       :         : 8         : N              
+tty_rxd                      : C8        : output : 3.3-V LVTTL       :         : 8         : N              
 abc_a[15]                    : C9        : input  : 3.3-V LVTTL       :         : 7         : N              
 VCCIO7                       : C10       : power  :                   : 3.3V    : 7         :                
-exth_ha                      : C11       : bidir  : 3.3-V LVTTL       :         : 7         : N              
+abc_resin_x                  : C11       : output : 3.3-V LVTTL       :         : 7         : N              
 GND                          : C12       : gnd    :                   :         :           :                
 VCCIO7                       : C13       : power  :                   : 3.3V    : 7         :                
-abc_rst_n                    : C14       : input  : 3.3-V LVTTL       :         : 7         : N              
-hdmi_scl                     : C15       : bidir  : 3.3-V LVTTL       :         : 6         : N              
-spi_cs_esp_n                 : C16       : bidir  : 3.3-V LVTTL       :         : 6         : N              
-hdmi_hpd                     : D1        : bidir  : 3.3-V LVTTL       :         : 1         : N              
+exth_he                      : C14       : bidir  : 3.3-V LVTTL       :         : 7         : N              
+led[3]                       : C15       : output : 3.3-V LVTTL       :         : 6         : N              
+led[2]                       : C16       : output : 3.3-V LVTTL       :         : 6         : N              
+abc_int80_x                  : D1        : output : 3.3-V LVTTL       :         : 1         : N              
 GND*                         : D2        :        :                   :         : 1         :                
-sr_a[12]                     : D3        : output : 3.3-V LVTTL       :         : 8         : N              
+rtc_int_n                    : D3        : input  : 3.3-V LVTTL       :         : 8         : N              
 VCCD_PLL3                    : D4        : power  :                   : 1.2V    :           :                
-spi_cs_flash_n               : D5        : bidir  : 3.3-V LVTTL       :         : 8         : N              
-abc_resin_x                  : D6        : output : 3.3-V LVTTL       :         : 8         : N              
+gpio[0]                      : D5        : bidir  : 3.3-V LVTTL       :         : 8         : N              
+esp_int                      : D6        : bidir  : 3.3-V LVTTL       :         : 8         : N              
 GND                          : D7        : gnd    :                   :         :           :                
-abc_a[2]                     : D8        : input  : 3.3-V LVTTL       :         : 8         : N              
-abc_a[5]                     : D9        : input  : 3.3-V LVTTL       :         : 7         : N              
+spi_mosi                     : D8        : bidir  : 3.3-V LVTTL       :         : 8         : N              
+sd_clk                       : D9        : output : 3.3-V LVTTL       :         : 7         : N              
 GND                          : D10       : gnd    :                   :         :           :                
-tty_dtr                      : D11       : input  : 3.3-V LVTTL       :         : 7         : N              
-rtc_int_n                    : D12       : input  : 3.3-V LVTTL       :         : 7         : N              
+led[1]                       : D11       : output : 3.3-V LVTTL       :         : 7         : N              
+exth_hh                      : D12       : input  : 3.3-V LVTTL       :         : 7         : N              
 VCCD_PLL2                    : D13       : power  :                   : 1.2V    :           :                
-flash_mosi                   : D14       : output : 3.3-V LVTTL       :         : 7         : N              
-exth_he                      : D15       : bidir  : 3.3-V LVTTL       :         : 6         : N              
-abc_master                   : D16       : output : 3.3-V LVTTL       :         : 6         : N              
+abc_nmi_x                    : D14       : output : 3.3-V LVTTL       :         : 7         : N              
+tty_dtr                      : D15       : input  : 3.3-V LVTTL       :         : 6         : N              
+abc_d_ce_n                   : D16       : output : 3.3-V LVTTL       :         : 6         : N              
 clock_48                     : E1        : input  : 2.5 V             :         : 1         : N              
 GND                          : E2        : gnd    :                   :         :           :                
 VCCIO1                       : E3        : power  :                   : 3.3V    : 1         :                
 GND                          : E4        : gnd    :                   :         :           :                
 GNDA3                        : E5        : gnd    :                   :         :           :                
-abc_out_n[1]                 : E6        : input  : 3.3-V LVTTL       :         : 8         : N              
-rtc_32khz                    : E7        : input  : 3.3-V LVTTL       :         : 8         : N              
-abc_out_n[3]                 : E8        : input  : 3.3-V LVTTL       :         : 8         : N              
-abc_a[8]                     : E9        : input  : 3.3-V LVTTL       :         : 7         : N              
-sr_cke                       : E10       : output : 3.3-V LVTTL       :         : 7         : N              
-gpio[0]                      : E11       : bidir  : 3.3-V LVTTL       :         : 7         : N              
+sr_a[0]                      : E6        : output : 3.3-V LVTTL       :         : 8         : N              
+gpio[5]                      : E7        : bidir  : 3.3-V LVTTL       :         : 8         : N              
+abc_cs_n                     : E8        : input  : 3.3-V LVTTL       :         : 8         : N              
+i2c_sda                      : E9        : bidir  : 3.3-V LVTTL       :         : 7         : N              
+gpio[4]                      : E10       : bidir  : 3.3-V LVTTL       :         : 7         : N              
+abc_out_n[4]                 : E11       : input  : 3.3-V LVTTL       :         : 7         : N              
 GNDA2                        : E12       : gnd    :                   :         :           :                
 GND                          : E13       : gnd    :                   :         :           :                
 VCCIO6                       : E14       : power  :                   : 3.3V    : 6         :                
 abc_a[7]                     : E15       : input  : 3.3-V LVTTL       :         : 6         : N              
 abc_a[6]                     : E16       : input  : 3.3-V LVTTL       :         : 6         : N              
-abc_out_n[2]                 : F1        : input  : 3.3-V LVTTL       :         : 1         : N              
-abc_clk                      : F2        : input  : 3.3-V LVTTL       :         : 1         : N              
-sd_cmd                       : F3        : output : 3.3-V LVTTL       :         : 1         : N              
+abc_master                   : F1        : output : 3.3-V LVTTL       :         : 1         : N              
+rtc_32khz                    : F2        : input  : 3.3-V LVTTL       :         : 1         : N              
+hdmi_hpd                     : F3        : bidir  : 3.3-V LVTTL       :         : 1         : N              
 nSTATUS                      : F4        :        :                   :         : 1         :                
 VCCA3                        : F5        : power  :                   : 2.5V    :           :                
 GND                          : F6        : gnd    :                   :         :           :                
 VCCINT                       : F7        : power  :                   : 1.2V    :           :                
-abc_a[0]                     : F8        : input  : 3.3-V LVTTL       :         : 8         : N              
-exth_hb                      : F9        : bidir  : 3.3-V LVTTL       :         : 7         : N              
+spi_miso                     : F8        : bidir  : 3.3-V LVTTL       :         : 8         : N              
+abc_out_n[0]                 : F9        : input  : 3.3-V LVTTL       :         : 7         : N              
 GND                          : F10       : gnd    :                   :         :           :                
 VCCINT                       : F11       : power  :                   : 1.2V    :           :                
 VCCA2                        : F12       : power  :                   : 2.5V    :           :                
-flash_cs_n                   : F13       : output : 3.3-V LVTTL       :         : 6         : N              
-abc_d_ce_n                   : F14       : output : 3.3-V LVTTL       :         : 6         : N              
-sd_dat[2]                    : F15       : bidir  : 3.3-V LVTTL       :         : 6         : N              
-sr_a[11]                     : F16       : output : 3.3-V LVTTL       :         : 6         : N              
-abc_rdy_x                    : G1        : output : 3.3-V LVTTL       :         : 1         : N              
-exth_hh                      : G2        : input  : 3.3-V LVTTL       :         : 1         : N              
+exth_hf                      : F13       : bidir  : 3.3-V LVTTL       :         : 6         : N              
+hdmi_scl                     : F14       : bidir  : 3.3-V LVTTL       :         : 6         : N              
+esp_io0                      : F15       : bidir  : 3.3-V LVTTL       :         : 6         : N              
+i2c_scl                      : F16       : bidir  : 3.3-V LVTTL       :         : 6         : N              
+flash_miso                   : G1        : input  : 3.3-V LVTTL       :         : 1         : N              
+abc_a[12]                    : G2        : input  : 3.3-V LVTTL       :         : 1         : N              
 VCCIO1                       : G3        : power  :                   : 3.3V    : 1         :                
 GND                          : G4        : gnd    :                   :         :           :                
-abc_inp_n[0]                 : G5        : input  : 3.3-V LVTTL       :         : 1         : N              
+abc_int800_x                 : G5        : output : 3.3-V LVTTL       :         : 1         : N              
 VCCINT                       : G6        : power  :                   : 1.2V    :           :                
 VCCINT                       : G7        : power  :                   : 1.2V    :           :                
 VCCINT                       : G8        : power  :                   : 1.2V    :           :                
 VCCINT                       : G9        : power  :                   : 1.2V    :           :                
 VCCINT                       : G10       : power  :                   : 1.2V    :           :                
-abc_cs_n                     : G11       : input  : 3.3-V LVTTL       :         : 6         : N              
+sd_dat[0]                    : G11       : bidir  : 3.3-V LVTTL       :         : 6         : N              
 MSEL2                        : G12       :        :                   :         : 6         :                
 GND                          : G13       : gnd    :                   :         :           :                
 VCCIO6                       : G14       : power  :                   : 3.3V    : 6         :                
-exth_hf                      : G15       : bidir  : 3.3-V LVTTL       :         : 6         : N              
-abc_int800_x                 : G16       : output : 3.3-V LVTTL       :         : 6         : N              
+abc_clk                      : G15       : input  : 3.3-V LVTTL       :         : 6         : N              
+exth_hc                      : G16       : input  : 3.3-V LVTTL       :         : 6         : N              
 GND*                         : H1        :        :                   :         : 1         :                
 GND*                         : H2        :        :                   :         : 1         :                
 TCK                          : H3        : input  :                   :         : 1         :                
@@ -197,8 +197,8 @@ MSEL0                        : H13       :        :                   :
 CONF_DONE                    : H14       :        :                   :         : 6         :                
 GND                          : H15       : gnd    :                   :         :           :                
 GND                          : H16       : gnd    :                   :         :           :                
-tty_rxd                      : J1        : output : 3.3-V LVTTL       :         : 2         : N              
-abc_a_oe                     : J2        : output : 3.3-V LVTTL       :         : 2         : N              
+sr_a[12]                     : J1        : output : 3.3-V LVTTL       :         : 2         : N              
+sr_a[1]                      : J2        : output : 3.3-V LVTTL       :         : 2         : N              
 nCE                          : J3        :        :                   :         : 1         :                
 TDO                          : J4        : output :                   :         : 1         :                
 TMS                          : J5        : input  :                   :         : 1         :                
@@ -213,33 +213,33 @@ GND*                         : J13       :        :                   :
 GND*                         : J14       :        :                   :         : 5         :                
 hdmi_clk                     : J15       : output : LVDS              :         : 5         : N              
 hdmi_clk(n)                  : J16       : output : LVDS              :         : 5         : N              
-abc_a[1]                     : K1        : input  : 3.3-V LVTTL       :         : 2         : N              
-abc_a[14]                    : K2        : input  : 3.3-V LVTTL       :         : 2         : N              
+sr_dq[2]                     : K1        : bidir  : 3.3-V LVTTL       :         : 2         : N              
+abc_d[2]                     : K2        : bidir  : 3.3-V LVTTL       :         : 2         : N              
 VCCIO2                       : K3        : power  :                   : 3.3V    : 2         :                
 GND                          : K4        : gnd    :                   :         :           :                
-abc_xmemfl_n                 : K5        : input  : 3.3-V LVTTL       :         : 2         : N              
-abc_out_n[4]                 : K6        : input  : 3.3-V LVTTL       :         : 2         : N              
+sr_dq[14]                    : K5        : bidir  : 3.3-V LVTTL       :         : 2         : N              
+abc_a[13]                    : K6        : input  : 3.3-V LVTTL       :         : 2         : N              
 VCCINT                       : K7        : power  :                   : 1.2V    :           :                
 GND                          : K8        : gnd    :                   :         :           :                
-abc_d[7]                     : K9        : bidir  : 3.3-V LVTTL       :         : 4         : N              
-sr_dq[14]                    : K10       : bidir  : 3.3-V LVTTL       :         : 4         : N              
+abc_d[0]                     : K9        : bidir  : 3.3-V LVTTL       :         : 4         : N              
+abc_a[11]                    : K10       : input  : 3.3-V LVTTL       :         : 4         : N              
 VCCINT                       : K11       : power  :                   : 1.2V    :           :                
 GND*                         : K12       :        :                   :         : 5         :                
 GND                          : K13       : gnd    :                   :         :           :                
 VCCIO5                       : K14       : power  :                   : 2.5V    : 5         :                
 hdmi_d[2]                    : K15       : output : LVDS              :         : 5         : N              
 hdmi_d[2](n)                 : K16       : output : LVDS              :         : 5         : N              
-i2c_scl                      : L1        : bidir  : 3.3-V LVTTL       :         : 2         : N              
-gpio[5]                      : L2        : bidir  : 3.3-V LVTTL       :         : 2         : N              
-abc_int80_x                  : L3        : output : 3.3-V LVTTL       :         : 2         : N              
-abc_a[4]                     : L4        : input  : 3.3-V LVTTL       :         : 2         : N              
+abc_a[5]                     : L1        : input  : 3.3-V LVTTL       :         : 2         : N              
+sr_dqm[1]                    : L2        : output : 3.3-V LVTTL       :         : 2         : N              
+abc_a[0]                     : L3        : input  : 3.3-V LVTTL       :         : 2         : N              
+abc_d[6]                     : L4        : bidir  : 3.3-V LVTTL       :         : 2         : N              
 VCCA1                        : L5        : power  :                   : 2.5V    :           :                
-gpio[2]                      : L6        : bidir  : 3.3-V LVTTL       :         : 2         : N              
-sr_dq[10]                    : L7        : bidir  : 3.3-V LVTTL       :         : 3         : N              
-sr_dq[13]                    : L8        : bidir  : 3.3-V LVTTL       :         : 3         : N              
-sr_dq[3]                     : L9        : bidir  : 3.3-V LVTTL       :         : 4         : N              
-sr_ras_n                     : L10       : output : 3.3-V LVTTL       :         : 4         : N              
-abc_a[3]                     : L11       : input  : 3.3-V LVTTL       :         : 4         : N              
+abc_a[9]                     : L6        : input  : 3.3-V LVTTL       :         : 2         : N              
+sr_ba[0]                     : L7        : output : 3.3-V LVTTL       :         : 3         : N              
+sr_dq[4]                     : L8        : bidir  : 3.3-V LVTTL       :         : 3         : N              
+sr_dq[12]                    : L9        : bidir  : 3.3-V LVTTL       :         : 4         : N              
+abc_a[8]                     : L10       : input  : 3.3-V LVTTL       :         : 4         : N              
+abc_out_n[1]                 : L11       : input  : 3.3-V LVTTL       :         : 4         : N              
 VCCA4                        : L12       : power  :                   : 2.5V    :           :                
 GND*                         : L13       :        :                   :         : 5         :                
 GND*                         : L14       :        :                   :         : 5         :                
@@ -250,78 +250,78 @@ abc_xinpstb_n                : M2        : input  : 3.3-V LVTTL       :
 VCCIO2                       : M3        : power  :                   : 3.3V    : 2         :                
 GND                          : M4        : gnd    :                   :         :           :                
 GNDA1                        : M5        : gnd    :                   :         :           :                
-sr_we_n                      : M6        : output : 3.3-V LVTTL       :         : 3         : N              
-abc_d[2]                     : M7        : bidir  : 3.3-V LVTTL       :         : 3         : N              
-abc_d[5]                     : M8        : bidir  : 3.3-V LVTTL       :         : 3         : N              
-sr_dq[11]                    : M9        : bidir  : 3.3-V LVTTL       :         : 4         : N              
-sr_a[10]                     : M10       : output : 3.3-V LVTTL       :         : 4         : N              
-abc_out_n[0]                 : M11       : input  : 3.3-V LVTTL       :         : 4         : N              
+sr_dq[7]                     : M6        : bidir  : 3.3-V LVTTL       :         : 3         : N              
+sr_cas_n                     : M7        : output : 3.3-V LVTTL       :         : 3         : N              
+sr_we_n                      : M8        : output : 3.3-V LVTTL       :         : 3         : N              
+sr_dq[9]                     : M9        : bidir  : 3.3-V LVTTL       :         : 4         : N              
+abc_a[10]                    : M10       : input  : 3.3-V LVTTL       :         : 4         : N              
+spi_cs_esp_n                 : M11       : bidir  : 3.3-V LVTTL       :         : 4         : N              
 GNDA4                        : M12       : gnd    :                   :         :           :                
 GND                          : M13       : gnd    :                   :         :           :                
 VCCIO5                       : M14       : power  :                   : 2.5V    : 5         :                
 abc_xmemw80_n                : M15       : input  : 3.3-V LVTTL       :         : 5         : N              
 GND+                         : M16       :        :                   :         : 5         :                
-abc_a[9]                     : N1        : input  : 3.3-V LVTTL       :         : 2         : N              
-abc_xmemw800_n               : N2        : input  : 3.3-V LVTTL       :         : 2         : N              
-sr_dqm[1]                    : N3        : output : 3.3-V LVTTL       :         : 3         : N              
+sr_ras_n                     : N1        : output : 3.3-V LVTTL       :         : 2         : N              
+sr_dq[10]                    : N2        : bidir  : 3.3-V LVTTL       :         : 2         : N              
+abc_d[3]                     : N3        : bidir  : 3.3-V LVTTL       :         : 3         : N              
 VCCD_PLL1                    : N4        : power  :                   : 1.2V    :           :                
-abc_d[3]                     : N5        : bidir  : 3.3-V LVTTL       :         : 3         : N              
-sr_a[1]                      : N6        : output : 3.3-V LVTTL       :         : 3         : N              
+sr_a[5]                      : N5        : output : 3.3-V LVTTL       :         : 3         : N              
+sr_a[8]                      : N6        : output : 3.3-V LVTTL       :         : 3         : N              
 GND                          : N7        : gnd    :                   :         :           :                
-sr_a[2]                      : N8        : output : 3.3-V LVTTL       :         : 3         : N              
-sr_dq[5]                     : N9        : bidir  : 3.3-V LVTTL       :         : 4         : N              
+abc_d[4]                     : N8        : bidir  : 3.3-V LVTTL       :         : 3         : N              
+sr_dq[0]                     : N9        : bidir  : 3.3-V LVTTL       :         : 4         : N              
 GND                          : N10       : gnd    :                   :         :           :                
-abc_a[11]                    : N11       : input  : 3.3-V LVTTL       :         : 4         : N              
-sr_dq[6]                     : N12       : bidir  : 3.3-V LVTTL       :         : 4         : N              
+abc_rdy_x                    : N11       : output : 3.3-V LVTTL       :         : 4         : N              
+abc_xmemw800_n               : N12       : input  : 3.3-V LVTTL       :         : 4         : N              
 VCCD_PLL4                    : N13       : power  :                   : 1.2V    :           :                
 GND*                         : N14       :        :                   :         : 5         :                
 hdmi_d[1]                    : N15       : output : LVDS              :         : 5         : N              
 hdmi_d[1](n)                 : N16       : output : LVDS              :         : 5         : N              
-sr_cas_n                     : P1        : output : 3.3-V LVTTL       :         : 2         : N              
-sr_cs_n                      : P2        : output : 3.3-V LVTTL       :         : 2         : N              
-sr_dq[12]                    : P3        : bidir  : 3.3-V LVTTL       :         : 3         : N              
+abc_d[5]                     : P1        : bidir  : 3.3-V LVTTL       :         : 2         : N              
+sr_dq[13]                    : P2        : bidir  : 3.3-V LVTTL       :         : 2         : N              
+sr_dq[11]                    : P3        : bidir  : 3.3-V LVTTL       :         : 3         : N              
 VCCIO3                       : P4        : power  :                   : 3.3V    : 3         :                
 GND                          : P5        : gnd    :                   :         :           :                
-sr_a[7]                      : P6        : output : 3.3-V LVTTL       :         : 3         : N              
+sr_ba[1]                     : P6        : output : 3.3-V LVTTL       :         : 3         : N              
 VCCIO3                       : P7        : power  :                   : 3.3V    : 3         :                
-sr_a[6]                      : P8        : output : 3.3-V LVTTL       :         : 3         : N              
-abc_d_oe                     : P9        : output : 3.3-V LVTTL       :         : 4         : N              
+sr_cs_n                      : P8        : output : 3.3-V LVTTL       :         : 3         : N              
+spi_cs_flash_n               : P9        : bidir  : 3.3-V LVTTL       :         : 4         : N              
 VCCIO4                       : P10       : power  :                   : 3.3V    : 4         :                
-sr_a[8]                      : P11       : output : 3.3-V LVTTL       :         : 4         : N              
+gpio[3]                      : P11       : bidir  : 3.3-V LVTTL       :         : 4         : N              
 GND                          : P12       : gnd    :                   :         :           :                
 VCCIO4                       : P13       : power  :                   : 3.3V    : 4         :                
-sd_dat[1]                    : P14       : bidir  : 3.3-V LVTTL       :         : 4         : N              
+sr_clk                       : P14       : output : 3.3-V LVTTL       :         : 4         : N              
 GND*                         : P15       :        :                   :         : 5         :                
 hdmi_d[0](n)                 : P16       : output : LVDS              :         : 5         : N              
-sr_a[4]                      : R1        : output : 3.3-V LVTTL       :         : 2         : N              
+sr_a[7]                      : R1        : output : 3.3-V LVTTL       :         : 2         : N              
 GND                          : R2        : gnd    :                   :         :           :                
-sr_dq[0]                     : R3        : bidir  : 3.3-V LVTTL       :         : 3         : N              
-abc_a[13]                    : R4        : input  : 3.3-V LVTTL       :         : 3         : N              
-sr_ba[1]                     : R5        : output : 3.3-V LVTTL       :         : 3         : N              
-sr_dqm[0]                    : R6        : output : 3.3-V LVTTL       :         : 3         : N              
-sr_dq[7]                     : R7        : bidir  : 3.3-V LVTTL       :         : 3         : N              
+sr_dq[3]                     : R3        : bidir  : 3.3-V LVTTL       :         : 3         : N              
+abc_d[7]                     : R4        : bidir  : 3.3-V LVTTL       :         : 3         : N              
+abc_d[1]                     : R5        : bidir  : 3.3-V LVTTL       :         : 3         : N              
+sr_a[3]                      : R6        : output : 3.3-V LVTTL       :         : 3         : N              
+sr_dq[1]                     : R7        : bidir  : 3.3-V LVTTL       :         : 3         : N              
 GND+                         : R8        :        :                   :         : 3         :                
 GND+                         : R9        :        :                   :         : 4         :                
-sr_dq[4]                     : R10       : bidir  : 3.3-V LVTTL       :         : 4         : N              
-abc_d[4]                     : R11       : bidir  : 3.3-V LVTTL       :         : 4         : N              
-abc_d[6]                     : R12       : bidir  : 3.3-V LVTTL       :         : 4         : N              
-sr_dq[1]                     : R13       : bidir  : 3.3-V LVTTL       :         : 4         : N              
-exth_hd                      : R14       : bidir  : 3.3-V LVTTL       :         : 4         : N              
+sr_dq[15]                    : R10       : bidir  : 3.3-V LVTTL       :         : 4         : N              
+sr_dq[8]                     : R11       : bidir  : 3.3-V LVTTL       :         : 4         : N              
+sr_a[10]                     : R12       : output : 3.3-V LVTTL       :         : 4         : N              
+sr_cke                       : R13       : output : 3.3-V LVTTL       :         : 4         : N              
+abc_rst_n                    : R14       : input  : 3.3-V LVTTL       :         : 4         : N              
 GND                          : R15       : gnd    :                   :         :           :                
 hdmi_d[0]                    : R16       : output : LVDS              :         : 5         : N              
 VCCIO3                       : T1        : power  :                   : 3.3V    : 3         :                
-sr_dq[15]                    : T2        : bidir  : 3.3-V LVTTL       :         : 3         : N              
-sr_a[0]                      : T3        : output : 3.3-V LVTTL       :         : 3         : N              
-sr_ba[0]                     : T4        : output : 3.3-V LVTTL       :         : 3         : N              
-sr_a[3]                      : T5        : output : 3.3-V LVTTL       :         : 3         : N              
-sr_dq[2]                     : T6        : bidir  : 3.3-V LVTTL       :         : 3         : N              
-sr_a[5]                      : T7        : output : 3.3-V LVTTL       :         : 3         : N              
+sr_dqm[0]                    : T2        : output : 3.3-V LVTTL       :         : 3         : N              
+sr_dq[5]                     : T3        : bidir  : 3.3-V LVTTL       :         : 3         : N              
+sr_dq[6]                     : T4        : bidir  : 3.3-V LVTTL       :         : 3         : N              
+sr_a[4]                      : T5        : output : 3.3-V LVTTL       :         : 3         : N              
+sr_a[6]                      : T6        : output : 3.3-V LVTTL       :         : 3         : N              
+sr_a[2]                      : T7        : output : 3.3-V LVTTL       :         : 3         : N              
 GND+                         : T8        :        :                   :         : 3         :                
 GND+                         : T9        :        :                   :         : 4         :                
-abc_d[0]                     : T10       : bidir  : 3.3-V LVTTL       :         : 4         : N              
-sr_dq[8]                     : T11       : bidir  : 3.3-V LVTTL       :         : 4         : N              
-abc_d[1]                     : T12       : bidir  : 3.3-V LVTTL       :         : 4         : N              
-sr_dq[9]                     : T13       : bidir  : 3.3-V LVTTL       :         : 4         : N              
-exth_hg                      : T14       : bidir  : 3.3-V LVTTL       :         : 4         : N              
-gpio[3]                      : T15       : bidir  : 3.3-V LVTTL       :         : 4         : N              
+abc_d_oe                     : T10       : output : 3.3-V LVTTL       :         : 4         : N              
+abc_xmemfl_n                 : T11       : input  : 3.3-V LVTTL       :         : 4         : N              
+abc_a[3]                     : T12       : input  : 3.3-V LVTTL       :         : 4         : N              
+abc_a[14]                    : T13       : input  : 3.3-V LVTTL       :         : 4         : N              
+gpio[2]                      : T14       : bidir  : 3.3-V LVTTL       :         : 4         : N              
+exth_hg                      : T15       : bidir  : 3.3-V LVTTL       :         : 4         : N              
 VCCIO4                       : T16       : power  :                   : 3.3V    : 4         :