Bläddra i källkod

fw: tty is not working due to invalid pinout

TxD and RxD are swapped on the schematic, but unfortunately swapping
the pins back because DCE RxD (output) is on an input-only pin...

fw: minor tweaks

Signed-off-by: H. Peter Anvin <hpa@zytor.com>
H. Peter Anvin 3 år sedan
förälder
incheckning
b87dddeaa9

+ 2 - 2
fpga/max80.pins

@@ -120,7 +120,7 @@ m15	clock_48
 # j13	N/C
 
 # Bank 6
-e16	tty_txd
+# e16	tty_rxd		# not working, output but input only pin
 e15	rtc_32khz
 # h14	CONF_DONE
 # h13	MSEL[0]
@@ -128,7 +128,7 @@ e15	rtc_32khz
 # g12	MSEL[2]
 g16	sd_cmd
 g15	sd_clk
-f13	tty_rxd
+f13	tty_txd
 f16	sd_dat[3]
 f15	sd_dat[0]
 b16	rtc_int_n

Filskillnaden har hållts tillbaka eftersom den är för stor
+ 1492 - 1495
fpga/output_files/max80.jam


BIN
fpga/output_files/max80.jbc


BIN
fpga/output_files/max80.jic


+ 1 - 1
fpga/output_files/max80.map

@@ -10,7 +10,7 @@ Quad-Serial configuration device dummy clock cycle: 8
 
 Notes:
 
-- Data checksum for this conversion is 0xF77DA63B
+- Data checksum for this conversion is 0xF77ED65F
 
 - All the addresses in this file are byte addresses
 

+ 3 - 3
fpga/output_files/max80.pin

@@ -148,7 +148,7 @@ GNDA2                        : E12       : gnd    :                   :
 GND                          : E13       : gnd    :                   :         :           :                
 VCCIO6                       : E14       : power  :                   : 3.3V    : 6         :                
 rtc_32khz                    : E15       : input  : 3.3-V LVTTL       :         : 6         : Y              
-tty_txd                      : E16       : input  : 3.3-V LVTTL       :         : 6         : Y              
+GND+                         : E16       :        :                   :         : 6         :                
 abc_a[7]                     : F1        : input  : 3.3-V LVTTL       :         : 1         : Y              
 abc_cs_n                     : F2        : input  : 3.3-V LVTTL       :         : 1         : Y              
 abc_a[5]                     : F3        : input  : 3.3-V LVTTL       :         : 1         : Y              
@@ -161,7 +161,7 @@ sr_we_n                      : F9        : output : 3.3-V LVTTL       :
 GND                          : F10       : gnd    :                   :         :           :                
 VCCINT                       : F11       : power  :                   : 1.2V    :           :                
 VCCA2                        : F12       : power  :                   : 2.5V    :           :                
-tty_rxd                      : F13       : output : 3.3-V LVTTL       :         : 6         : Y              
+tty_txd                      : F13       : input  : 3.3-V LVTTL       :         : 6         : Y              
 sd_dat[2]                    : F14       : bidir  : 3.3-V LVTTL       :         : 6         : Y              
 sd_dat[0]                    : F15       : bidir  : 3.3-V LVTTL       :         : 6         : Y              
 sd_dat[3]                    : F16       : bidir  : 3.3-V LVTTL       :         : 6         : Y              
@@ -222,7 +222,7 @@ GND*                         : K6        :        :                   :
 VCCINT                       : K7        : power  :                   : 1.2V    :           :                
 GND                          : K8        : gnd    :                   :         :           :                
 GND*                         : K9        :        :                   :         : 4         :                
-GND*                         : K10       :        :                   :         : 4         :                
+tty_rxd                      : K10       : output : 3.3-V LVTTL       :         : 4         : N              
 VCCINT                       : K11       : power  :                   : 1.2V    :           :                
 GND*                         : K12       :        :                   :         : 5         :                
 GND                          : K13       : gnd    :                   :         :           :                

BIN
fpga/output_files/max80.pof


BIN
fpga/output_files/max80.sof


+ 1 - 1
fw/Makefile

@@ -12,7 +12,7 @@ CFLAGS    = $(CPPFLAGS)
 SFLAGS    = $(CPPFLAGS) -D__ASSEMBLY__
 LDFLAGS   = $(CFLAGS) \
 	    -nostdlib \
-	    -Wl,--section-start=.init=0 -Wl,-q \
+	    -Wl,--section-start=.init=0 \
 	    -Wl,-z,common-page-size=16 -Wl,-z,max-page-size=16
 
 gendeps   = -MD -MF .$(@F).d

+ 25 - 23
fw/boot.mif

@@ -12,28 +12,30 @@ CONTENT BEGIN
 005 : 47E5A001;
 006 : C4F02223;
 007 : C0000023;
-008 : 06C00F13;
-009 : 000F4803;
-00A : 02081D63;
-00B : 1406F6B7;
-00C : 3FF68293;
-00D : FFF84313;
-00E : 40235393;
-00F : 00181593;
-010 : 0013F513;
-011 : 00B56633;
-012 : 0FF67813;
-013 : C1000023;
-014 : C01028F3;
+008 : 07400F93;
+009 : 000FC883;
+00A : 04089163;
+00B : 0200B6B7;
+00C : 1FF68293;
+00D : 02A00613;
+00E : FFF8C313;
+00F : 40235393;
+010 : 00189593;
+011 : 0013F513;
+012 : 00B56833;
+013 : 0FF87893;
+014 : C1100023;
 015 : C0102E73;
-016 : 411E0EB3;
-017 : FFD2FCE3;
-018 : 0023BFD1;
-019 : 0F05C500;
-01A : 0000BF75;
-01B : 6C6C6548;
-01C : 57202C6F;
-01D : 646C726F;
-01E : 000A0D21;
-[01F..7FF] : 00;
+016 : C0102EF3;
+017 : 41CE8F33;
+018 : FFE2FCE3;
+019 : C4C00023;
+01A : 0023BFC1;
+01B : 0F85C510;
+01C : 0000BF55;
+01D : 6C6C6548;
+01E : 57202C6F;
+01F : 646C726F;
+020 : 000A0D21;
+[021..7FF] : 00;
 END;

+ 2 - 1
fw/hello.c

@@ -26,7 +26,8 @@ void _start(void)
 	/* nothing */;
       led = (led << 1) | ((~led >> 2) & 1);
       set_led(led);
-      udelay(4000000);
+      udelay(400000);
+      CONSOLE = '*';
     }
 
     die();

Vissa filer visades inte eftersom för många filer har ändrats