Procházet zdrojové kódy

system.c: disable the 5 s testing startup delay

Start the system without a 5 s delay.
H. Peter Anvin před 3 roky
rodič
revize
e0305b26e3

+ 3 - 3
fpga/max80.qpf

@@ -19,14 +19,14 @@
 #
 # Quartus Prime
 # Version 21.1.0 Build 842 10/21/2021 SJ Lite Edition
-# Date created = 10:16:03  February 28, 2022
+# Date created = 10:23:34  February 28, 2022
 #
 # -------------------------------------------------------------------------- #
 
 QUARTUS_VERSION = "21.1"
-DATE = "10:16:03  February 28, 2022"
+DATE = "10:23:34  February 28, 2022"
 
 # Revisions
 
-PROJECT_REVISION = "v1"
 PROJECT_REVISION = "v2"
+PROJECT_REVISION = "v1"

binární
fpga/output/jtagupd/v1.rbf.gz


binární
fpga/output/jtagupd/v1.sof


binární
fpga/output/jtagupd/v1.svf.gz


binární
fpga/output/jtagupd/v2.rbf.gz


binární
fpga/output/jtagupd/v2.sof


binární
fpga/output/jtagupd/v2.svf.gz


binární
fpga/output/v1.fw


binární
fpga/output/v1.jic


binární
fpga/output/v1.rbf.gz


binární
fpga/output/v1.rpd.gz


binární
fpga/output/v1.sof


binární
fpga/output/v1.svf.gz


binární
fpga/output/v1.update.svf.gz


binární
fpga/output/v1.update.xsvf.gz


binární
fpga/output/v1.xsvf.gz


binární
fpga/output/v2.fw


binární
fpga/output/v2.jic


binární
fpga/output/v2.rbf.gz


binární
fpga/output/v2.rpd.gz


binární
fpga/output/v2.sof


binární
fpga/output/v2.svf.gz


binární
fpga/output/v2.update.svf.gz


binární
fpga/output/v2.update.xsvf.gz


binární
fpga/output/v2.xsvf.gz


+ 1 - 1
rv32/checksum.h

@@ -1,4 +1,4 @@
 #ifndef CHECKSUM_H
 #define CHECKSUM_H
-#define SDRAM_SUM 0xd2caeaf6
+#define SDRAM_SUM 0x79caa016
 #endif

+ 1 - 1
rv32/system.c

@@ -7,7 +7,7 @@
 
 #define DEBUG     0
 #define MINITESTS 1
-#define DELAY     1
+#define DELAY     0
 
 void __hot con_print_hex(unsigned int n)
 {