-- Copyright (C) 2020 Intel Corporation. All rights reserved. -- Your use of Intel Corporation's design tools, logic functions -- and other software and tools, and any partner logic -- functions, and any output files from any of the foregoing -- (including device programming or simulation files), and any -- associated documentation or information are expressly subject -- to the terms and conditions of the Intel Program License -- Subscription Agreement, the Intel Quartus Prime License Agreement, -- the Intel FPGA IP License Agreement, or other applicable license -- agreement, including, without limitation, that your use is for -- the sole purpose of programming logic devices manufactured by -- Intel and sold by Intel or its authorized distributors. Please -- refer to the applicable agreement for further details, at -- https://fpgasoftware.intel.com/eula. -- -- This is a Quartus Prime output file. It is for reporting purposes only, and is -- not intended for use as a Quartus Prime input file. This file cannot be used -- to make Quartus Prime pin assignments - for instructions on how to make pin -- assignments, please see Quartus Prime help. --------------------------------------------------------------------------------- --------------------------------------------------------------------------------- -- NC : No Connect. This pin has no internal connection to the device. -- DNU : Do Not Use. This pin MUST NOT be connected. -- VCCINT : Dedicated power pin, which MUST be connected to VCC (1.2V). -- VCCIO : Dedicated power pin, which MUST be connected to VCC -- of its bank. -- Bank 1: 3.3V -- Bank 2: 3.3V -- Bank 3: 3.3V -- Bank 4: 3.3V -- Bank 5: 2.5V -- Bank 6: 3.3V -- Bank 7: 3.3V -- Bank 8: 3.3V -- GND : Dedicated ground pin. Dedicated GND pins MUST be connected to GND. -- It can also be used to report unused dedicated pins. The connection -- on the board for unused dedicated pins depends on whether this will -- be used in a future design. One example is device migration. When -- using device migration, refer to the device pin-tables. If it is a -- GND pin in the pin table or if it will not be used in a future design -- for another purpose the it MUST be connected to GND. If it is an unused -- dedicated pin, then it can be connected to a valid signal on the board -- (low, high, or toggling) if that signal is required for a different -- revision of the design. -- GND+ : Unused input pin. It can also be used to report unused dual-purpose pins. -- This pin should be connected to GND. It may also be connected to a -- valid signal on the board (low, high, or toggling) if that signal -- is required for a different revision of the design. -- GND* : Unused I/O pin. Connect each pin marked GND* directly to GND -- or leave it unconnected. -- RESERVED : Unused I/O pin, which MUST be left unconnected. -- RESERVED_INPUT : Pin is tri-stated and should be connected to the board. -- RESERVED_INPUT_WITH_WEAK_PULLUP : Pin is tri-stated with internal weak pull-up resistor. -- RESERVED_INPUT_WITH_BUS_HOLD : Pin is tri-stated with bus-hold circuitry. -- RESERVED_OUTPUT_DRIVEN_HIGH : Pin is output driven high. --------------------------------------------------------------------------------- --------------------------------------------------------------------------------- -- Pin directions (input, output or bidir) are based on device operating in user mode. --------------------------------------------------------------------------------- Quartus Prime Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition CHIP "max80" ASSIGNED TO AN: EP4CE15F17C8 Pin Name/Usage : Location : Dir. : I/O Standard : Voltage : I/O Bank : User Assignment ------------------------------------------------------------------------------------------------------------- VCCIO8 : A1 : power : : 3.3V : 8 : abc_int800_x : A2 : output : 3.3-V LVTTL : : 8 : Y abc_nmi_x : A3 : output : 3.3-V LVTTL : : 8 : Y sr_dq[11] : A4 : bidir : 3.3-V LVTTL : : 8 : Y sr_dq[8] : A5 : bidir : 3.3-V LVTTL : : 8 : Y sr_a[9] : A6 : output : 3.3-V LVTTL : : 8 : Y sr_a[7] : A7 : output : 3.3-V LVTTL : : 8 : Y abc_a[0] : A8 : input : 3.3-V LVTTL : : 8 : Y abc_a[2] : A9 : input : 3.3-V LVTTL : : 7 : Y sr_dq[7] : A10 : bidir : 3.3-V LVTTL : : 7 : Y sr_dq[5] : A11 : bidir : 3.3-V LVTTL : : 7 : Y sr_dq[0] : A12 : bidir : 3.3-V LVTTL : : 7 : Y sr_ba[0] : A13 : output : 3.3-V LVTTL : : 7 : Y sr_a[0] : A14 : output : 3.3-V LVTTL : : 7 : Y sr_a[3] : A15 : output : 3.3-V LVTTL : : 7 : Y VCCIO7 : A16 : power : : 3.3V : 7 : abc_xm_x : B1 : output : 3.3-V LVTTL : : 1 : Y GND : B2 : gnd : : : : abc_int80_x : B3 : output : 3.3-V LVTTL : : 8 : Y abc_rdy_x : B4 : output : 3.3-V LVTTL : : 8 : Y sr_dq[10] : B5 : bidir : 3.3-V LVTTL : : 8 : Y sr_a[12] : B6 : output : 3.3-V LVTTL : : 8 : Y sr_a[8] : B7 : output : 3.3-V LVTTL : : 8 : Y abc_a[1] : B8 : input : 3.3-V LVTTL : : 8 : Y GND+ : B9 : : : : 7 : sr_dq[6] : B10 : bidir : 3.3-V LVTTL : : 7 : Y sr_dq[4] : B11 : bidir : 3.3-V LVTTL : : 7 : Y sr_ras_n : B12 : output : 3.3-V LVTTL : : 7 : Y sr_ba[1] : B13 : output : 3.3-V LVTTL : : 7 : Y sr_a[1] : B14 : output : 3.3-V LVTTL : : 7 : Y GND : B15 : gnd : : : : rtc_int_n : B16 : input : 3.3-V LVTTL : : 6 : Y flash_io[0] : C1 : bidir : 3.3-V LVTTL : : 1 : Y abc_a_oe : C2 : output : 3.3-V LVTTL : : 1 : Y GND* : C3 : : : : 8 : VCCIO8 : C4 : power : : 3.3V : 8 : GND : C5 : gnd : : : : sr_dq[14] : C6 : bidir : 3.3-V LVTTL : : 8 : Y VCCIO8 : C7 : power : : 3.3V : 8 : sr_a[11] : C8 : output : 3.3-V LVTTL : : 8 : Y sr_a[4] : C9 : output : 3.3-V LVTTL : : 7 : Y VCCIO7 : C10 : power : : 3.3V : 7 : sr_dq[3] : C11 : bidir : 3.3-V LVTTL : : 7 : Y GND : C12 : gnd : : : : VCCIO7 : C13 : power : : 3.3V : 7 : sr_a[10] : C14 : output : 3.3-V LVTTL : : 7 : Y i2c_sda : C15 : bidir : 3.3-V LVTTL : : 6 : Y i2c_scl : C16 : bidir : 3.3-V LVTTL : : 6 : Y abc_a[3] : D1 : input : 3.3-V LVTTL : : 1 : Y flash_cs_n : D2 : output : 3.3-V LVTTL : : 1 : Y sr_clk : D3 : output : 3.3-V LVTTL : : 8 : Y VCCD_PLL3 : D4 : power : : 1.2V : : sr_dq[15] : D5 : bidir : 3.3-V LVTTL : : 8 : Y sr_dq[13] : D6 : bidir : 3.3-V LVTTL : : 8 : Y GND : D7 : gnd : : : : sr_dqm[1] : D8 : output : 3.3-V LVTTL : : 8 : Y sr_a[5] : D9 : output : 3.3-V LVTTL : : 7 : Y GND : D10 : gnd : : : : sr_dq[2] : D11 : bidir : 3.3-V LVTTL : : 7 : Y sr_cs_n : D12 : output : 3.3-V LVTTL : : 7 : Y VCCD_PLL2 : D13 : power : : 1.2V : : sr_a[2] : D14 : output : 3.3-V LVTTL : : 7 : Y tty_cts : D15 : output : 3.3-V LVTTL : : 6 : Y tty_rts : D16 : input : 3.3-V LVTTL : : 6 : Y abc_a[6] : E1 : input : 3.3-V LVTTL : : 1 : Y GND : E2 : gnd : : : : VCCIO1 : E3 : power : : 3.3V : 1 : GND : E4 : gnd : : : : GNDA3 : E5 : gnd : : : : sr_dq[12] : E6 : bidir : 3.3-V LVTTL : : 8 : Y sr_dq[9] : E7 : bidir : 3.3-V LVTTL : : 8 : Y sr_a[6] : E8 : output : 3.3-V LVTTL : : 8 : Y sr_cas_n : E9 : output : 3.3-V LVTTL : : 7 : Y sr_dqm[0] : E10 : output : 3.3-V LVTTL : : 7 : Y sr_dq[1] : E11 : bidir : 3.3-V LVTTL : : 7 : Y GNDA2 : E12 : gnd : : : : GND : E13 : gnd : : : : VCCIO6 : E14 : power : : 3.3V : 6 : rtc_32khz : E15 : input : 3.3-V LVTTL : : 6 : Y tty_txd : E16 : input : 3.3-V LVTTL : : 6 : Y abc_a[7] : F1 : input : 3.3-V LVTTL : : 1 : Y abc_cs_n : F2 : input : 3.3-V LVTTL : : 1 : Y abc_a[5] : F3 : input : 3.3-V LVTTL : : 1 : Y nSTATUS : F4 : : : : 1 : VCCA3 : F5 : power : : 2.5V : : GND : F6 : gnd : : : : VCCINT : F7 : power : : 1.2V : : sr_cke : F8 : output : 3.3-V LVTTL : : 8 : Y sr_we_n : F9 : output : 3.3-V LVTTL : : 7 : Y GND : F10 : gnd : : : : VCCINT : F11 : power : : 1.2V : : VCCA2 : F12 : power : : 2.5V : : tty_rxd : F13 : output : 3.3-V LVTTL : : 6 : Y sd_dat[2] : F14 : bidir : 3.3-V LVTTL : : 6 : Y sd_dat[0] : F15 : bidir : 3.3-V LVTTL : : 6 : Y sd_dat[3] : F16 : bidir : 3.3-V LVTTL : : 6 : Y abc_a[8] : G1 : input : 3.3-V LVTTL : : 1 : Y abc_out_n[0] : G2 : input : 3.3-V LVTTL : : 1 : Y VCCIO1 : G3 : power : : 3.3V : 1 : GND : G4 : gnd : : : : abc_a[4] : G5 : input : 3.3-V LVTTL : : 1 : Y VCCINT : G6 : power : : 1.2V : : VCCINT : G7 : power : : 1.2V : : VCCINT : G8 : power : : 1.2V : : VCCINT : G9 : power : : 1.2V : : VCCINT : G10 : power : : 1.2V : : GND* : G11 : : : : 6 : MSEL2 : G12 : : : : 6 : GND : G13 : gnd : : : : VCCIO6 : G14 : power : : 3.3V : 6 : sd_clk : G15 : output : 3.3-V LVTTL : : 6 : Y sd_cmd : G16 : output : 3.3-V LVTTL : : 6 : Y flash_sck : H1 : output : 3.3-V LVTTL : : 1 : Y flash_io[1] : H2 : bidir : 3.3-V LVTTL : : 1 : Y TCK : H3 : input : : : 1 : TDI : H4 : input : : : 1 : nCONFIG : H5 : : : : 1 : VCCINT : H6 : power : : 1.2V : : GND : H7 : gnd : : : : GND : H8 : gnd : : : : GND : H9 : gnd : : : : GND : H10 : gnd : : : : VCCINT : H11 : power : : 1.2V : : MSEL1 : H12 : : : : 6 : MSEL0 : H13 : : : : 6 : CONF_DONE : H14 : : : : 6 : GND : H15 : gnd : : : : GND : H16 : gnd : : : : abc_a[9] : J1 : input : 3.3-V LVTTL : : 2 : Y abc_out_n[1] : J2 : input : 3.3-V LVTTL : : 2 : Y nCE : J3 : : : : 1 : TDO : J4 : output : : : 1 : TMS : J5 : input : : : 1 : VCCINT : J6 : power : : 1.2V : : GND : J7 : gnd : : : : GND : J8 : gnd : : : : GND : J9 : gnd : : : : GND : J10 : gnd : : : : GND : J11 : gnd : : : : GND* : J12 : : : : 5 : GND* : J13 : : : : 5 : GND* : J14 : : : : 5 : hdmi_clk : J15 : output : LVDS : : 5 : Y hdmi_clk(n) : J16 : output : LVDS : : 5 : N abc_a[11] : K1 : input : 3.3-V LVTTL : : 2 : Y abc_out_n[4] : K2 : input : 3.3-V LVTTL : : 2 : Y VCCIO2 : K3 : power : : 3.3V : 2 : GND : K4 : gnd : : : : abc_out_n[2] : K5 : input : 3.3-V LVTTL : : 2 : Y GND* : K6 : : : : 2 : VCCINT : K7 : power : : 1.2V : : GND : K8 : gnd : : : : GND* : K9 : : : : 4 : GND* : K10 : : : : 4 : VCCINT : K11 : power : : 1.2V : : GND* : K12 : : : : 5 : GND : K13 : gnd : : : : VCCIO5 : K14 : power : : 2.5V : 5 : hdmi_d[0] : K15 : output : LVDS : : 5 : Y hdmi_d[0](n) : K16 : output : LVDS : : 5 : N abc_a[12] : L1 : input : 3.3-V LVTTL : : 2 : Y abc_inp_n[0] : L2 : input : 3.3-V LVTTL : : 2 : Y abc_out_n[3] : L3 : input : 3.3-V LVTTL : : 2 : Y abc_a[10] : L4 : input : 3.3-V LVTTL : : 2 : Y VCCA1 : L5 : power : : 2.5V : : GND* : L6 : : : : 2 : gpio[0] : L7 : bidir : 3.3-V LVTTL : : 3 : Y esp_io0 : L8 : bidir : 3.3-V LVTTL : : 3 : Y GND* : L9 : : : : 4 : abc_xoutpstb_n : L10 : input : 3.3-V LVTTL : : 4 : Y GND* : L11 : : : : 4 : VCCA4 : L12 : power : : 2.5V : : GND* : L13 : : : : 5 : GND* : L14 : : : : 5 : GND* : L15 : : : : 5 : GND* : L16 : : : : 5 : abc_a[13] : M1 : input : 3.3-V LVTTL : : 2 : Y abc_inp_n[1] : M2 : input : 3.3-V LVTTL : : 2 : Y VCCIO2 : M3 : power : : 3.3V : 2 : GND : M4 : gnd : : : : GNDA1 : M5 : gnd : : : : abc_d[1] : M6 : bidir : 3.3-V LVTTL : : 3 : Y spi_miso : M7 : bidir : 3.3-V LVTTL : : 3 : Y spi_mosi : M8 : bidir : 3.3-V LVTTL : : 3 : Y GND* : M9 : : : : 4 : sd_dat[1] : M10 : bidir : 3.3-V LVTTL : : 4 : Y hdmi_scl : M11 : bidir : 3.3-V LVTTL : : 4 : Y GNDA4 : M12 : gnd : : : : GND : M13 : gnd : : : : VCCIO5 : M14 : power : : 2.5V : 5 : clock_48 : M15 : input : 2.5 V : : 5 : Y GND+ : M16 : : : : 5 : abc_a[15] : N1 : input : 3.3-V LVTTL : : 2 : Y abc_a[14] : N2 : input : 3.3-V LVTTL : : 2 : Y abc_xmemfl_n : N3 : input : 3.3-V LVTTL : : 3 : Y VCCD_PLL1 : N4 : power : : 1.2V : : abc_d[2] : N5 : bidir : 3.3-V LVTTL : : 3 : Y spi_cs_flash_n : N6 : bidir : 3.3-V LVTTL : : 3 : Y GND : N7 : gnd : : : : spi_cs_esp_n : N8 : bidir : 3.3-V LVTTL : : 3 : Y exth_hb : N9 : bidir : 3.3-V LVTTL : : 4 : Y GND : N10 : gnd : : : : exth_hg : N11 : bidir : 3.3-V LVTTL : : 4 : Y exth_ha : N12 : bidir : 3.3-V LVTTL : : 4 : Y VCCD_PLL4 : N13 : power : : 1.2V : : GND* : N14 : : : : 5 : hdmi_d[1] : N15 : output : LVDS : : 5 : Y hdmi_d[1](n) : N16 : output : LVDS : : 5 : N abc_xmemw800_n : P1 : input : 3.3-V LVTTL : : 2 : Y abc_rst_n : P2 : input : 3.3-V LVTTL : : 2 : Y abc_d[0] : P3 : bidir : 3.3-V LVTTL : : 3 : Y VCCIO3 : P4 : power : : 3.3V : 3 : GND : P5 : gnd : : : : spi_clk : P6 : bidir : 3.3-V LVTTL : : 3 : Y VCCIO3 : P7 : power : : 3.3V : 3 : esp_int : P8 : bidir : 3.3-V LVTTL : : 3 : Y gpio[1] : P9 : bidir : 3.3-V LVTTL : : 4 : Y VCCIO4 : P10 : power : : 3.3V : 4 : GND* : P11 : : : : 4 : GND : P12 : gnd : : : : VCCIO4 : P13 : power : : 3.3V : 4 : tty_dtr : P14 : input : 3.3-V LVTTL : : 4 : Y GND* : P15 : : : : 5 : hdmi_d[2](n) : P16 : output : LVDS : : 5 : N abc_xmemw80_n : R1 : input : 3.3-V LVTTL : : 2 : Y GND : R2 : gnd : : : : abc_d[4] : R3 : bidir : 3.3-V LVTTL : : 3 : Y abc_d[6] : R4 : bidir : 3.3-V LVTTL : : 3 : Y abc_d_ce_n : R5 : output : 3.3-V LVTTL : : 3 : Y abc_resin_x : R6 : output : 3.3-V LVTTL : : 3 : Y gpio[5] : R7 : bidir : 3.3-V LVTTL : : 3 : Y exth_hh : R8 : input : 3.3-V LVTTL : : 3 : Y GND+ : R9 : : : : 4 : gpio[3] : R10 : bidir : 3.3-V LVTTL : : 4 : Y exth_hd : R11 : bidir : 3.3-V LVTTL : : 4 : Y exth_he : R12 : bidir : 3.3-V LVTTL : : 4 : Y hdmi_sda : R13 : bidir : 3.3-V LVTTL : : 4 : Y led[2] : R14 : output : 3.3-V LVTTL : : 4 : Y GND : R15 : gnd : : : : hdmi_d[2] : R16 : output : LVDS : : 5 : Y VCCIO3 : T1 : power : : 3.3V : 3 : abc_d[3] : T2 : bidir : 3.3-V LVTTL : : 3 : Y abc_d[5] : T3 : bidir : 3.3-V LVTTL : : 3 : Y abc_d[7] : T4 : bidir : 3.3-V LVTTL : : 3 : Y abc_d_oe : T5 : output : 3.3-V LVTTL : : 3 : Y gpio[2] : T6 : bidir : 3.3-V LVTTL : : 3 : Y gpio[4] : T7 : bidir : 3.3-V LVTTL : : 3 : Y abc_clk : T8 : input : 3.3-V LVTTL : : 3 : Y exth_hc : T9 : input : 3.3-V LVTTL : : 4 : Y abc_master : T10 : output : 3.3-V LVTTL : : 4 : Y exth_hf : T11 : bidir : 3.3-V LVTTL : : 4 : Y abc_xinpstb_n : T12 : input : 3.3-V LVTTL : : 4 : Y led[0] : T13 : output : 3.3-V LVTTL : : 4 : Y led[1] : T14 : output : 3.3-V LVTTL : : 4 : Y hdmi_hpd : T15 : bidir : 3.3-V LVTTL : : 4 : Y VCCIO4 : T16 : power : : 3.3V : 4 :