2
0

v2.pin 32 KB

123456789101112131415161718192021222324252627282930313233343536373839404142434445464748495051525354555657585960616263646566676869707172737475767778798081828384858687888990919293949596979899100101102103104105106107108109110111112113114115116117118119120121122123124125126127128129130131132133134135136137138139140141142143144145146147148149150151152153154155156157158159160161162163164165166167168169170171172173174175176177178179180181182183184185186187188189190191192193194195196197198199200201202203204205206207208209210211212213214215216217218219220221222223224225226227228229230231232233234235236237238239240241242243244245246247248249250251252253254255256257258259260261262263264265266267268269270271272273274275276277278279280281282283284285286287288289290291292293294295296297298299300301302303304305306307308309310311312313314315316317318319320321322323324325326327
  1. -- Copyright (C) 2023 Intel Corporation. All rights reserved.
  2. -- Your use of Intel Corporation's design tools, logic functions
  3. -- and other software and tools, and any partner logic
  4. -- functions, and any output files from any of the foregoing
  5. -- (including device programming or simulation files), and any
  6. -- associated documentation or information are expressly subject
  7. -- to the terms and conditions of the Intel Program License
  8. -- Subscription Agreement, the Intel Quartus Prime License Agreement,
  9. -- the Intel FPGA IP License Agreement, or other applicable license
  10. -- agreement, including, without limitation, that your use is for
  11. -- the sole purpose of programming logic devices manufactured by
  12. -- Intel and sold by Intel or its authorized distributors. Please
  13. -- refer to the applicable agreement for further details, at
  14. -- https://fpgasoftware.intel.com/eula.
  15. --
  16. -- This is a Quartus Prime output file. It is for reporting purposes only, and is
  17. -- not intended for use as a Quartus Prime input file. This file cannot be used
  18. -- to make Quartus Prime pin assignments - for instructions on how to make pin
  19. -- assignments, please see Quartus Prime help.
  20. ---------------------------------------------------------------------------------
  21. ---------------------------------------------------------------------------------
  22. -- NC : No Connect. This pin has no internal connection to the device.
  23. -- DNU : Do Not Use. This pin MUST NOT be connected.
  24. -- VCCINT : Dedicated power pin, which MUST be connected to VCC (1.2V).
  25. -- VCCIO : Dedicated power pin, which MUST be connected to VCC
  26. -- of its bank.
  27. -- Bank 1: 3.3V
  28. -- Bank 2: 3.3V
  29. -- Bank 3: 3.3V
  30. -- Bank 4: 3.3V
  31. -- Bank 5: 2.5V
  32. -- Bank 6: 3.3V
  33. -- Bank 7: 3.3V
  34. -- Bank 8: 3.3V
  35. -- GND : Dedicated ground pin. Dedicated GND pins MUST be connected to GND.
  36. -- It can also be used to report unused dedicated pins. The connection
  37. -- on the board for unused dedicated pins depends on whether this will
  38. -- be used in a future design. One example is device migration. When
  39. -- using device migration, refer to the device pin-tables. If it is a
  40. -- GND pin in the pin table or if it will not be used in a future design
  41. -- for another purpose the it MUST be connected to GND. If it is an unused
  42. -- dedicated pin, then it can be connected to a valid signal on the board
  43. -- (low, high, or toggling) if that signal is required for a different
  44. -- revision of the design.
  45. -- GND+ : Unused input pin. It can also be used to report unused dual-purpose pins.
  46. -- This pin should be connected to GND. It may also be connected to a
  47. -- valid signal on the board (low, high, or toggling) if that signal
  48. -- is required for a different revision of the design.
  49. -- GND* : Unused I/O pin. Connect each pin marked GND* directly to GND
  50. -- or leave it unconnected.
  51. -- RESERVED : Unused I/O pin, which MUST be left unconnected.
  52. -- RESERVED_INPUT : Pin is tri-stated and should be connected to the board.
  53. -- RESERVED_INPUT_WITH_WEAK_PULLUP : Pin is tri-stated with internal weak pull-up resistor.
  54. -- RESERVED_INPUT_WITH_BUS_HOLD : Pin is tri-stated with bus-hold circuitry.
  55. -- RESERVED_OUTPUT_DRIVEN_HIGH : Pin is output driven high.
  56. ---------------------------------------------------------------------------------
  57. ---------------------------------------------------------------------------------
  58. -- Pin directions (input, output or bidir) are based on device operating in user mode.
  59. ---------------------------------------------------------------------------------
  60. Quartus Prime Version 22.1std.2 Build 922 07/20/2023 SC Lite Edition
  61. CHIP "v2" ASSIGNED TO AN: EP4CE15F17C8
  62. Pin Name/Usage : Location : Dir. : I/O Standard : Voltage : I/O Bank : User Assignment
  63. -------------------------------------------------------------------------------------------------------------
  64. VCCIO8 : A1 : power : : 3.3V : 8 :
  65. abc_int800_x : A2 : bidir : 3.3-V LVTTL : : 8 : Y
  66. abc_nmi_x : A3 : bidir : 3.3-V LVTTL : : 8 : Y
  67. sr_dq[11] : A4 : bidir : 3.3-V LVTTL : : 8 : Y
  68. sr_dq[8] : A5 : bidir : 3.3-V LVTTL : : 8 : Y
  69. sr_a[9] : A6 : output : 3.3-V LVTTL : : 8 : Y
  70. sr_a[7] : A7 : output : 3.3-V LVTTL : : 8 : Y
  71. GND+ : A8 : : : : 8 :
  72. GND+ : A9 : : : : 7 :
  73. sr_dq[7] : A10 : bidir : 3.3-V LVTTL : : 7 : Y
  74. sr_dq[5] : A11 : bidir : 3.3-V LVTTL : : 7 : Y
  75. sr_dq[0] : A12 : bidir : 3.3-V LVTTL : : 7 : Y
  76. sr_ba[0] : A13 : output : 3.3-V LVTTL : : 7 : Y
  77. sr_a[0] : A14 : output : 3.3-V LVTTL : : 7 : Y
  78. sr_a[3] : A15 : output : 3.3-V LVTTL : : 7 : Y
  79. VCCIO7 : A16 : power : : 3.3V : 7 :
  80. abc_xm_x : B1 : bidir : 3.3-V LVTTL : : 1 : Y
  81. GND : B2 : gnd : : : :
  82. abc_int80_x : B3 : bidir : 3.3-V LVTTL : : 8 : Y
  83. abc_rdy_x : B4 : bidir : 3.3-V LVTTL : : 8 : Y
  84. sr_dq[10] : B5 : bidir : 3.3-V LVTTL : : 8 : Y
  85. sr_a[12] : B6 : output : 3.3-V LVTTL : : 8 : Y
  86. sr_a[8] : B7 : output : 3.3-V LVTTL : : 8 : Y
  87. GND+ : B8 : : : : 8 :
  88. GND+ : B9 : : : : 7 :
  89. sr_dq[6] : B10 : bidir : 3.3-V LVTTL : : 7 : Y
  90. sr_dq[4] : B11 : bidir : 3.3-V LVTTL : : 7 : Y
  91. sr_ras_n : B12 : output : 3.3-V LVTTL : : 7 : Y
  92. sr_ba[1] : B13 : output : 3.3-V LVTTL : : 7 : Y
  93. sr_a[1] : B14 : output : 3.3-V LVTTL : : 7 : Y
  94. GND : B15 : gnd : : : :
  95. rtc_int_n : B16 : input : 3.3-V LVTTL : : 6 : Y
  96. flash_io[0] : C1 : bidir : 3.3-V LVTTL : : 1 : Y
  97. abc_host : C2 : output : 3.3-V LVTTL : : 1 : Y
  98. RESERVED_INPUT_WITH_WEAK_PULLUP : C3 : : : : 8 :
  99. VCCIO8 : C4 : power : : 3.3V : 8 :
  100. GND : C5 : gnd : : : :
  101. sr_dq[14] : C6 : bidir : 3.3-V LVTTL : : 8 : Y
  102. VCCIO8 : C7 : power : : 3.3V : 8 :
  103. sr_a[11] : C8 : output : 3.3-V LVTTL : : 8 : Y
  104. sr_a[4] : C9 : output : 3.3-V LVTTL : : 7 : Y
  105. VCCIO7 : C10 : power : : 3.3V : 7 :
  106. sr_dq[3] : C11 : bidir : 3.3-V LVTTL : : 7 : Y
  107. GND : C12 : gnd : : : :
  108. VCCIO7 : C13 : power : : 3.3V : 7 :
  109. sr_a[10] : C14 : output : 3.3-V LVTTL : : 7 : Y
  110. i2c_sda : C15 : bidir : 3.3-V LVTTL : : 6 : Y
  111. usb_pu : C16 : output : 3.3-V LVTTL : : 6 : Y
  112. abc_a[3] : D1 : bidir : 3.3-V LVTTL : : 1 : Y
  113. flash_cs_n : D2 : output : 3.3-V LVTTL : : 1 : Y
  114. sr_clk : D3 : output : 3.3-V LVTTL : : 8 : Y
  115. VCCD_PLL3 : D4 : power : : 1.2V : :
  116. sr_dq[15] : D5 : bidir : 3.3-V LVTTL : : 8 : Y
  117. sr_dq[13] : D6 : bidir : 3.3-V LVTTL : : 8 : Y
  118. GND : D7 : gnd : : : :
  119. sr_dqm[1] : D8 : output : 3.3-V LVTTL : : 8 : Y
  120. sr_a[5] : D9 : output : 3.3-V LVTTL : : 7 : Y
  121. GND : D10 : gnd : : : :
  122. sr_dq[2] : D11 : bidir : 3.3-V LVTTL : : 7 : Y
  123. sr_cs_n : D12 : output : 3.3-V LVTTL : : 7 : Y
  124. VCCD_PLL2 : D13 : power : : 1.2V : :
  125. sr_a[2] : D14 : output : 3.3-V LVTTL : : 7 : Y
  126. usb_dp : D15 : bidir : 3.3-V LVTTL : : 6 : Y
  127. usb_dn : D16 : bidir : 3.3-V LVTTL : : 6 : Y
  128. GND+ : E1 : : : : 1 :
  129. GND : E2 : gnd : : : :
  130. VCCIO1 : E3 : power : : 3.3V : 1 :
  131. GND : E4 : gnd : : : :
  132. GNDA3 : E5 : gnd : : : :
  133. sr_dq[12] : E6 : bidir : 3.3-V LVTTL : : 8 : Y
  134. sr_dq[9] : E7 : bidir : 3.3-V LVTTL : : 8 : Y
  135. sr_a[6] : E8 : output : 3.3-V LVTTL : : 8 : Y
  136. sr_cas_n : E9 : output : 3.3-V LVTTL : : 7 : Y
  137. sr_dqm[0] : E10 : output : 3.3-V LVTTL : : 7 : Y
  138. sr_dq[1] : E11 : bidir : 3.3-V LVTTL : : 7 : Y
  139. GNDA2 : E12 : gnd : : : :
  140. GND : E13 : gnd : : : :
  141. VCCIO6 : E14 : power : : 3.3V : 6 :
  142. rtc_32khz : E15 : input : 3.3-V LVTTL : : 6 : Y
  143. GND+ : E16 : : : : 6 :
  144. abc_a[7] : F1 : bidir : 3.3-V LVTTL : : 1 : Y
  145. abc_cs_n : F2 : bidir : 3.3-V LVTTL : : 1 : Y
  146. abc_a[5] : F3 : bidir : 3.3-V LVTTL : : 1 : Y
  147. nSTATUS : F4 : : : : 1 :
  148. VCCA3 : F5 : power : : 2.5V : :
  149. GND : F6 : gnd : : : :
  150. VCCINT : F7 : power : : 1.2V : :
  151. abc_a[0] : F8 : bidir : 3.3-V LVTTL : : 8 : Y
  152. sr_we_n : F9 : output : 3.3-V LVTTL : : 7 : Y
  153. GND : F10 : gnd : : : :
  154. VCCINT : F11 : power : : 1.2V : :
  155. VCCA2 : F12 : power : : 2.5V : :
  156. rngio[2] : F13 : bidir : 3.3-V LVTTL : : 6 : Y
  157. abc_a[2] : F14 : bidir : 3.3-V LVTTL : : 6 : Y
  158. sd_do : F15 : input : 3.3-V LVTTL : : 6 : Y
  159. sd_cs_n : F16 : output : 3.3-V LVTTL : : 6 : Y
  160. abc_a[8] : G1 : bidir : 3.3-V LVTTL : : 1 : Y
  161. abc_out_n[0] : G2 : bidir : 3.3-V LVTTL : : 1 : Y
  162. VCCIO1 : G3 : power : : 3.3V : 1 :
  163. GND : G4 : gnd : : : :
  164. abc_a[4] : G5 : bidir : 3.3-V LVTTL : : 1 : Y
  165. VCCINT : G6 : power : : 1.2V : :
  166. VCCINT : G7 : power : : 1.2V : :
  167. VCCINT : G8 : power : : 1.2V : :
  168. VCCINT : G9 : power : : 1.2V : :
  169. VCCINT : G10 : power : : 1.2V : :
  170. i2c_scl : G11 : bidir : 3.3-V LVTTL : : 6 : Y
  171. MSEL2 : G12 : : : : 6 :
  172. GND : G13 : gnd : : : :
  173. VCCIO6 : G14 : power : : 3.3V : 6 :
  174. sd_clk : G15 : output : 3.3-V LVTTL : : 6 : Y
  175. sd_di : G16 : output : 3.3-V LVTTL : : 6 : Y
  176. flash_sck : H1 : output : 3.3-V LVTTL : : 1 : Y
  177. flash_io[1] : H2 : bidir : 3.3-V LVTTL : : 1 : Y
  178. altera_reserved_tck : H3 : input : 3.3-V LVTTL : : 1 : N
  179. altera_reserved_tdi : H4 : input : 3.3-V LVTTL : : 1 : N
  180. nCONFIG : H5 : : : : 1 :
  181. VCCINT : H6 : power : : 1.2V : :
  182. GND : H7 : gnd : : : :
  183. GND : H8 : gnd : : : :
  184. GND : H9 : gnd : : : :
  185. GND : H10 : gnd : : : :
  186. VCCINT : H11 : power : : 1.2V : :
  187. MSEL1 : H12 : : : : 6 :
  188. MSEL0 : H13 : : : : 6 :
  189. CONF_DONE : H14 : : : : 6 :
  190. GND : H15 : gnd : : : :
  191. GND : H16 : gnd : : : :
  192. abc_a[9] : J1 : bidir : 3.3-V LVTTL : : 2 : Y
  193. abc_out_n[1] : J2 : bidir : 3.3-V LVTTL : : 2 : Y
  194. nCE : J3 : : : : 1 :
  195. altera_reserved_tdo : J4 : output : 3.3-V LVTTL : : 1 : N
  196. altera_reserved_tms : J5 : input : 3.3-V LVTTL : : 1 : N
  197. VCCINT : J6 : power : : 1.2V : :
  198. GND : J7 : gnd : : : :
  199. GND : J8 : gnd : : : :
  200. GND : J9 : gnd : : : :
  201. GND : J10 : gnd : : : :
  202. GND : J11 : gnd : : : :
  203. RESERVED_INPUT_WITH_WEAK_PULLUP : J12 : : : : 5 :
  204. RESERVED_INPUT_WITH_WEAK_PULLUP : J13 : : : : 5 :
  205. RESERVED_INPUT_WITH_WEAK_PULLUP : J14 : : : : 5 :
  206. hdmi_clk : J15 : output : LVDS : : 5 : Y
  207. hdmi_clk(n) : J16 : output : LVDS : : 5 : Y
  208. abc_a[11] : K1 : bidir : 3.3-V LVTTL : : 2 : Y
  209. abc_out_n[4] : K2 : bidir : 3.3-V LVTTL : : 2 : Y
  210. VCCIO2 : K3 : power : : 3.3V : 2 :
  211. GND : K4 : gnd : : : :
  212. abc_out_n[2] : K5 : bidir : 3.3-V LVTTL : : 2 : Y
  213. RESERVED_INPUT_WITH_WEAK_PULLUP : K6 : : : : 2 :
  214. VCCINT : K7 : power : : 1.2V : :
  215. GND : K8 : gnd : : : :
  216. RESERVED_INPUT_WITH_WEAK_PULLUP : K9 : : : : 4 :
  217. board_id : K10 : input : 3.3-V LVTTL : : 4 : Y
  218. VCCINT : K11 : power : : 1.2V : :
  219. RESERVED_INPUT_WITH_WEAK_PULLUP : K12 : : : : 5 :
  220. GND : K13 : gnd : : : :
  221. VCCIO5 : K14 : power : : 2.5V : 5 :
  222. hdmi_d[0] : K15 : output : LVDS : : 5 : Y
  223. hdmi_d[0](n) : K16 : output : LVDS : : 5 : Y
  224. abc_a[12] : L1 : bidir : 3.3-V LVTTL : : 2 : Y
  225. abc_inp_n[0] : L2 : bidir : 3.3-V LVTTL : : 2 : Y
  226. abc_out_n[3] : L3 : bidir : 3.3-V LVTTL : : 2 : Y
  227. abc_a[10] : L4 : bidir : 3.3-V LVTTL : : 2 : Y
  228. VCCA1 : L5 : power : : 2.5V : :
  229. rngio[0] : L6 : bidir : 3.3-V LVTTL : : 2 : Y
  230. gpio[0] : L7 : bidir : 3.3-V LVTTL : : 3 : Y
  231. esp_io0 : L8 : bidir : 3.3-V LVTTL : : 3 : Y
  232. RESERVED_INPUT_WITH_WEAK_PULLUP : L9 : : : : 4 :
  233. abc_xoutpstb_n : L10 : bidir : 3.3-V LVTTL : : 4 : Y
  234. RESERVED_INPUT_WITH_WEAK_PULLUP : L11 : : : : 4 :
  235. VCCA4 : L12 : power : : 2.5V : :
  236. usb_rx(n) : L13 : input : Bus LVDS : : 5 : Y
  237. RESERVED_INPUT_WITH_WEAK_PULLUP : L14 : : : : 5 :
  238. sd_cd_n : L15 : input : 2.5 V : : 5 : Y
  239. usb_rx : L16 : input : Bus LVDS : : 5 : Y
  240. GND+ : M1 : : : : 2 :
  241. GND+ : M2 : : : : 2 :
  242. VCCIO2 : M3 : power : : 3.3V : 2 :
  243. GND : M4 : gnd : : : :
  244. GNDA1 : M5 : gnd : : : :
  245. abc_d[1] : M6 : bidir : 3.3-V LVTTL : : 3 : Y
  246. spi_io[1] : M7 : bidir : 3.3-V LVTTL : : 3 : Y
  247. spi_clk : M8 : bidir : 3.3-V LVTTL : : 3 : Y
  248. abc_inp_n[1] : M9 : bidir : 3.3-V LVTTL : : 4 : Y
  249. abc_a[6] : M10 : bidir : 3.3-V LVTTL : : 4 : Y
  250. hdmi_scl : M11 : bidir : 3.3-V LVTTL : : 4 : Y
  251. GNDA4 : M12 : gnd : : : :
  252. GND : M13 : gnd : : : :
  253. VCCIO5 : M14 : power : : 2.5V : 5 :
  254. clock_16 : M15 : input : 3.3-V LVTTL : : 5 : Y
  255. GND+ : M16 : : : : 5 :
  256. abc_a[15] : N1 : bidir : 3.3-V LVTTL : : 2 : Y
  257. abc_a[14] : N2 : bidir : 3.3-V LVTTL : : 2 : Y
  258. abc_xmemfl_n : N3 : bidir : 3.3-V LVTTL : : 3 : Y
  259. VCCD_PLL1 : N4 : power : : 1.2V : :
  260. abc_d[2] : N5 : bidir : 3.3-V LVTTL : : 3 : Y
  261. spi_cs_flash_n : N6 : bidir : 3.3-V LVTTL : : 3 : Y
  262. GND : N7 : gnd : : : :
  263. spi_cs_esp_n : N8 : bidir : 3.3-V LVTTL : : 3 : Y
  264. exth_hb : N9 : bidir : 3.3-V LVTTL : : 4 : Y
  265. GND : N10 : gnd : : : :
  266. exth_hg : N11 : bidir : 3.3-V LVTTL : : 4 : Y
  267. exth_ha : N12 : bidir : 3.3-V LVTTL : : 4 : Y
  268. VCCD_PLL4 : N13 : power : : 1.2V : :
  269. RESERVED_INPUT_WITH_WEAK_PULLUP : N14 : : : : 5 :
  270. hdmi_d[1] : N15 : output : LVDS : : 5 : Y
  271. hdmi_d[1](n) : N16 : output : LVDS : : 5 : Y
  272. abc_xmemw800_n : P1 : bidir : 3.3-V LVTTL : : 2 : Y
  273. abc_rst_n : P2 : bidir : 3.3-V LVTTL : : 2 : Y
  274. abc_d[0] : P3 : bidir : 3.3-V LVTTL : : 3 : Y
  275. VCCIO3 : P4 : power : : 3.3V : 3 :
  276. GND : P5 : gnd : : : :
  277. spi_io[0] : P6 : bidir : 3.3-V LVTTL : : 3 : Y
  278. VCCIO3 : P7 : power : : 3.3V : 3 :
  279. esp_int : P8 : bidir : 3.3-V LVTTL : : 3 : Y
  280. gpio[1] : P9 : bidir : 3.3-V LVTTL : : 4 : Y
  281. VCCIO4 : P10 : power : : 3.3V : 4 :
  282. rngio[1] : P11 : bidir : 3.3-V LVTTL : : 4 : Y
  283. GND : P12 : gnd : : : :
  284. VCCIO4 : P13 : power : : 3.3V : 4 :
  285. led[1] : P14 : output : 3.3-V LVTTL : : 4 : Y
  286. RESERVED_INPUT_WITH_WEAK_PULLUP : P15 : : : : 5 :
  287. hdmi_d[2](n) : P16 : output : LVDS : : 5 : Y
  288. abc_xmemw80_n : R1 : bidir : 3.3-V LVTTL : : 2 : Y
  289. GND : R2 : gnd : : : :
  290. abc_d[4] : R3 : bidir : 3.3-V LVTTL : : 3 : Y
  291. abc_d[6] : R4 : bidir : 3.3-V LVTTL : : 3 : Y
  292. abc_d_oe : R5 : output : 3.3-V LVTTL : : 3 : Y
  293. abc_resin_x : R6 : bidir : 3.3-V LVTTL : : 3 : Y
  294. gpio[5] : R7 : bidir : 3.3-V LVTTL : : 3 : Y
  295. exth_hh : R8 : input : 3.3-V LVTTL : : 3 : Y
  296. GND+ : R9 : : : : 4 :
  297. gpio[3] : R10 : bidir : 3.3-V LVTTL : : 4 : Y
  298. exth_hd : R11 : bidir : 3.3-V LVTTL : : 4 : Y
  299. exth_he : R12 : bidir : 3.3-V LVTTL : : 4 : Y
  300. hdmi_sda : R13 : bidir : 3.3-V LVTTL : : 4 : Y
  301. led[0] : R14 : output : 3.3-V LVTTL : : 4 : Y
  302. GND : R15 : gnd : : : :
  303. hdmi_d[2] : R16 : output : LVDS : : 5 : Y
  304. VCCIO3 : T1 : power : : 3.3V : 3 :
  305. abc_d[3] : T2 : bidir : 3.3-V LVTTL : : 3 : Y
  306. abc_d[5] : T3 : bidir : 3.3-V LVTTL : : 3 : Y
  307. abc_d[7] : T4 : bidir : 3.3-V LVTTL : : 3 : Y
  308. abc_clk : T5 : bidir : 3.3-V LVTTL : : 3 : Y
  309. gpio[2] : T6 : bidir : 3.3-V LVTTL : : 3 : Y
  310. gpio[4] : T7 : bidir : 3.3-V LVTTL : : 3 : Y
  311. GND+ : T8 : : : : 3 :
  312. exth_hc : T9 : input : 3.3-V LVTTL : : 4 : Y
  313. abc_a[1] : T10 : bidir : 3.3-V LVTTL : : 4 : Y
  314. exth_hf : T11 : bidir : 3.3-V LVTTL : : 4 : Y
  315. abc_xinpstb_n : T12 : bidir : 3.3-V LVTTL : : 4 : Y
  316. led[2] : T13 : output : 3.3-V LVTTL : : 4 : Y
  317. abc_a[13] : T14 : bidir : 3.3-V LVTTL : : 4 : Y
  318. hdmi_hpd : T15 : bidir : 3.3-V LVTTL : : 4 : Y
  319. VCCIO4 : T16 : power : : 3.3V : 4 :