 H. Peter Anvin
|
b2d184d021
Fix polarity of output SDRAM clock; move into sdram module
|
před 3 roky |
|
H. Peter Anvin
|
30d5acc569
Change core clock to 168 MHz and video clock to 48 MHz
|
před 3 roky |
|
H. Peter Anvin
|
afc9429471
Add simple SDRAM controller
|
před 3 roky |
|
H. Peter Anvin
|
43d9806872
Remove unused assignments; use a DDIO buffer for sr_clk
|
před 3 roky |
|
H. Peter Anvin
|
8d356f7502
Automate jic file generation
|
před 3 roky |
|
H. Peter Anvin
|
7522b73a70
Update configuration assigments, JIC generation
|
před 3 roky |
