This website works better with JavaScript
ホーム
エクスプローラ
ヘルプ
サインイン
ABC80
/
max80_fw
同期ミラー
https://git.zytor.com/abc80/max80/fw.git/
ウォッチ
2
スター
0
フォーク
0
ファイル
課題
0
Wiki
ツリー:
8bf5d90a2d
ブランチ
タグ
cleanup-start
dma-queue
esplink
i2c
main
newpagemap
newqreg
setverwww
simpleio
slow
sysvars
uart-rework
unaligned
v1.2.x
v1.2
v1.1
v1.0
v0.0
max80_fw
/
ip
H. Peter Anvin
30d5acc569
Change core clock to 168 MHz and video clock to 48 MHz
3 年 前
..
ddio_out.v
43d9806872
Remove unused assignments; use a DDIO buffer for sr_clk
3 年 前
hdmitx.v
30d5acc569
Change core clock to 168 MHz and video clock to 48 MHz
3 年 前
pll.v
30d5acc569
Change core clock to 168 MHz and video clock to 48 MHz
3 年 前