Commit History

Автор SHA1 Съобщение Дата
  H. Peter Anvin b2d184d021 Fix polarity of output SDRAM clock; move into sdram module преди 3 години
  H. Peter Anvin 30d5acc569 Change core clock to 168 MHz and video clock to 48 MHz преди 3 години
  H. Peter Anvin afc9429471 Add simple SDRAM controller преди 3 години
  H. Peter Anvin 43d9806872 Remove unused assignments; use a DDIO buffer for sr_clk преди 3 години
  H. Peter Anvin 0cc1a65b5e Change N/C pins to output driving GND преди 3 години
  H. Peter Anvin 85544a3c97 Add pin for flash_mosi; update some I/O options преди 3 години
  H. Peter Anvin 5ddc02d7cf Update pinout to match latest schematic преди 3 години