H. Peter Anvin 09273c35a8 Wire up Smartaid Magnum in the FPGA před 1 rokem
..
bsdl 50f7f572a3 WIP: ringbuffer system between ESP32 and FPGA před 2 roky
ip 80ad2f4a50 fpga: dirty bit tracking for SDRAM před 1 rokem
output 09273c35a8 Wire up Smartaid Magnum in the FPGA před 1 rokem
scripts fcbaca5e17 iodevs.conf: move iodevs.conf into common/ před 1 rokem
simulation f24cac3c43 fpga: lint code to make ModelSim RTL simulation work again před 3 roky
usb fcbaca5e17 iodevs.conf: move iodevs.conf into common/ před 1 rokem
.gitignore dd3e36cf74 fpga: remove intermediate files; update .fw files před 1 rokem
Makefile fcbaca5e17 iodevs.conf: move iodevs.conf into common/ před 1 rokem
abcbus.sv 09273c35a8 Wire up Smartaid Magnum in the FPGA před 1 rokem
assignment_defaults.qdf 75a6dbc7fa fpga: infrastructure for building v1 and v2 FPGA před 3 roky
bootldr.sv e05dbe6f40 v2boot: simple boot loader connecting ESP32-SPI to flash-SPI před 2 roky
bypass.pins f1e04bf5c7 esp32 firmware image with support for OTA updates of both FPGA and ESP32 před 2 roky
bypass.qsf 0cf5cc5926 Update binaries před 1 rokem
bypass.sdc f1e04bf5c7 esp32 firmware image with support for OTA updates of both FPGA and ESP32 před 2 roky
bypass.sv f1e04bf5c7 esp32 firmware image with support for OTA updates of both FPGA and ESP32 před 2 roky
bypass_description.txt f1e04bf5c7 esp32 firmware image with support for OTA updates of both FPGA and ESP32 před 2 roky
bypass_main.qsf 3b452dc33e fpga: factor bypass.qsf like the other .qsf files před 1 rokem
clkbuf.sv 808ba7c43c usb: use a direct interface between the CPU and the USB FIFOs před 3 roky
dcpktfifo.sv bddbff2298 usb: don't remove "empty" or "last" while a packet is in progress před 2 roky
deglitch.sv a69847d434 fpga: add deglitcher core před 2 roky
dirty.sv 80ad2f4a50 fpga: dirty bit tracking for SDRAM před 1 rokem
esp.sv 54aa67c9dd esplink: change to 7 interrupt/status bits per direction před 2 roky
fast_mem.sv 9ac4e30722 time: synchronize all clocks: RTC, SNTP, ESP, FPGA/ABC před 2 roky
fpgarst.sv ee45852b85 Full infrastructure for updating flash via JTAG SVF před 2 roky
functions.sv 54aa67c9dd esplink: change to 7 interrupt/status bits per direction před 2 roky
i2c.sv 4970fb6ef6 rtc: issue dummy clock cycles if SDA appears stuck před 3 roky
iodevs.vh f9a7f7cbdb Update generated files před 1 rokem
jic.cof.xml ee45852b85 Full infrastructure for updating flash via JTAG SVF před 2 roky
max80.qpf 09273c35a8 Wire up Smartaid Magnum in the FPGA před 1 rokem
max80.qsf 80ad2f4a50 fpga: dirty bit tracking for SDRAM před 1 rokem
max80.sdc 8b67b5db30 spirom: fix SPI ROM I/O and data downloading před 2 roky
max80.sv 09273c35a8 Wire up Smartaid Magnum in the FPGA před 1 rokem
picorv32.v 78fb11f073 fpga, rv32: Add custom atomic instructions lw.l/sw.u před 1 rokem
pof.cof.xml ee45852b85 Full infrastructure for updating flash via JTAG SVF před 2 roky
reconfig.svf 4803e910d3 fpga: .svf file to force a FPGA reconfiguration před 2 roky
rng.sv de1566292f clocks: centralize strobes; rng: shut down when not in use před 3 roky
sam.sv 0f24359f94 sam.sv: correct A0 -> bank[0], A1 -> bank[1] před 1 rokem
sdcard.sv ec99762a84 Use waitirq rather than suspending a memory transaction for SD card před 3 roky
sdram.sv 80ad2f4a50 fpga: dirty bit tracking for SDRAM před 1 rokem
serial.sv f1e04bf5c7 esp32 firmware image with support for OTA updates of both FPGA and ESP32 před 2 roky
spi_master.sv 062a3d9eb1 Reorganize tree so a single Makefile can do the right thing před 3 roky
spirom.sv ee45852b85 Full infrastructure for updating flash via JTAG SVF před 2 roky
synchro.sv 4e65673781 spirom: add support for sending arbitrary SPI commands před 3 roky
sysclock.sv 9ac4e30722 time: synchronize all clocks: RTC, SNTP, ESP, FPGA/ABC před 2 roky
tmdsenc.sv 74d9da52b0 hdmi/tmds: fix symbol data ordering před 3 roky
transpose.sv 510e702728 video: initial simple video generator; add support for HDMI TERC4 před 3 roky
ub.tcl 2ec75f1807 fpga: virtual JTAG interface před 2 roky
v1.pins aac953ed19 Implement FPGA <-> ESP32 communication path před 2 roky
v1.qsf f40bb6e0be Rebuild binaries with the proper version of the tools před 1 rokem
v1.sv 9ac4e30722 time: synchronize all clocks: RTC, SNTP, ESP, FPGA/ABC před 2 roky
v1_description.txt 75a6dbc7fa fpga: infrastructure for building v1 and v2 FPGA před 3 roky
v1_main.qsf bddbff2298 usb: don't remove "empty" or "last" while a packet is in progress před 2 roky
v2.pins aac953ed19 Implement FPGA <-> ESP32 communication path před 2 roky
v2.qsf f40bb6e0be Rebuild binaries with the proper version of the tools před 1 rokem
v2.sv e05dbe6f40 v2boot: simple boot loader connecting ESP32-SPI to flash-SPI před 2 roky
v2.vh aac953ed19 Implement FPGA <-> ESP32 communication path před 2 roky
v2_description.txt 75a6dbc7fa fpga: infrastructure for building v1 and v2 FPGA před 3 roky
v2_main.qsf bddbff2298 usb: don't remove "empty" or "last" while a packet is in progress před 2 roky
v2boot.sv e05dbe6f40 v2boot: simple boot loader connecting ESP32-SPI to flash-SPI před 2 roky
video.sv 980eaf0400 Restructure clock tree; better sdram timing; random number generator před 3 roky
vjtag_max80.sv 9ac4e30722 time: synchronize all clocks: RTC, SNTP, ESP, FPGA/ABC před 2 roky